1. 서 론

최근 산업 현장에서 대용량 응용분야가 증가함에 따라 기존 2-레벨 인버터 사용에 한계가 발생하고 있다. 고전압 시스템에서 2-레벨 인버터를 사용할 경우 스위치 소자에 가해지는 스트레스가 증가하고 스위칭 주파수 증가에 따른 스위칭 손실이 발생하여 효율이 감소하게 된다. 따라서 스위칭 주파수가 제한되며, 전압충격(dv/dt stress) 특성이 높기 때문에 고조파 성분이 증가한다. 언급된 문제들을 해결하기 위해 L-C 필터가 사용되어 왔지만 필터 사이즈가 증가함에 따라 제어 응답 시간이 지연되게 되는 단점이 발생한다. 이러한 2-레벨 인버터의 한계를 극복하기 위해 최근 멀티레벨 인버터 토폴로지가 연구되고 있다. 멀티레벨 인버터는 kV급 이상의 높은 전력변환 시스템이 요구되는 신재생에너지 분야, 모터드라이브 등 다양한 산업 현장에서 수요가 증가하고 있는 추세이다. 멀티레벨 인버터는 기존 2-레벨 인버터와 비교하여 출력 전압 레벨이 증가하게 되는데, 전압충격 특성이 2-레벨 인버터에 비해 우수하고 멀티레벨 인버터의 출력 전류의 고조파 왜곡률(THD : Total harmonic distortion) 은 낮아진다. 따라서 멀티레벨 인버터는 필터 사이즈를 크게 줄이거나 사용하지 않아도 우수한 특성의 전류 파형이 출력된다. 또한 멀티레벨 인버터의 장점으로는 낮은 전압 내압을 갖는 전력 반도체를 사용할 수 있다는 것과, 낮은 스위칭 주파수로도 높은 시스템 효율을 얻을 수 있다는 것이다. 이러한 장점 때문에 높은 용량의 전력변환 시스템에서는 멀티레벨 인버터를 사용하는 것이 유리하다 ^(1-10).

최근 Medium Voltage(MV) 용 멀티레벨 토폴로지에서 가장 많이 사용되는 멀티레벨 인버터의 구조는 Cascaded H-bridge (CHB) 인버터, Flying Capacitor Inverter(FC), 3-Level Neutral point clamped (3L-NPC) 인버터, modular multilevel converter (MMC)이다^(7-10). CHB 인버터는 하나의 H-bridge 인버터를 직렬 형태로 연결 한 구조로 높은 모듈성 (modularity) 을 갖지만, 많은 수의 DC 전원이 필요하다는 단점이 존재한다. FC 인버터는 FC 개수에 따라 전압 레벨을 쉽게 변화시킬 수가 있는데, FC가 많아질수록 커패시터 전압 제어가 복잡해지는 단점이 있다. 3L-NPC는 DC 전원 한 개 만을 필요로 하여 모터드라이브 등 3.3kV 내외의 MV 영역에서 많이 사용되어 왔다. 하지만 3.3kV 이상의 MV 전압 영역에서 사용하기 위해서는 스위치 소자의 정격을 초과하기 때문에 2개 이상의 스위치 소자를 직렬로 연결해야 한다는 단점이 존재한다. 또한, 전압 레벨에 따라서 클램핑 다이오드 수가 크게 증가한다. MMC 는 모듈 개수에 따라서 출력 전압 레벨을 쉽게 증가시키지만 출력 전류, 커패시터 전압, 순환 전류를 제어해야 하므로 모듈 수가 증가함에 따라 시스템의 복잡성이 매우 크게 증가한다.

위와 같은 문제를 해결하기 위해 최근 MV 드라이브를 위해서 4-레벨 NNPC(4-Level Nested Neutral Point Clamped) 인버터 토폴로지가 연구 되고 있다. 4-레벨 NNPC 토폴로지는 스위치 소자에 걸리는 전압이 낮아 2.4kV에서 7.2kV 전압까지 MV 영역에서 스위치 소자의 추가적으로 직렬 형태의 연결 없이 사용할 수 있으며 스위치만 추가하면 전압 레벨을 쉽게 증가시킬 수 있다. 또한, 상을 개별적으로 제어할 수 있다는 장점이 있어 MV 전력 시스템을 구현하기에 적합한 구조로 NNPC 컨버터는 STATCOM, 열차 견인, 선박 추진, 재생 컨베이어, 풍력 및 광전지 에너지 변환 시스템 및 일반 MV 모터 구동 장치(펌프, 팬 등)와 같은 많은 응용 분야에 적합하다^(11-17).

4-레벨 NNPC 인버터의 제어방법으로는 공간 벡터(Space vector pulse with modulation, SVPWM) ^(11-14), ^(18-19)와 멀티 캐리어 펄스 폭 제어 방법(Multi Carrier pulse with modulation, CBPWM) 이 있다^(12-13), ^(21-23). 4-레벨 NNPC에서 SVPWM 제어를 위해서는 비용함수가 필요하지만 CBPWM은 비용함수가 필요하지 않다는 특징이 있다. 또한, CBPWM 은 제어기가 각 위상에 개별적으로 적용할 수도 있다는 장점이 있다. 본 논문에서는 CBPWM (Level-Shift PWM) ^(12-13) 제어를 기반한 스위칭 손실을 감소시킬 수 있는 새로운 4-레벨 NNPC 인버터 커패시터 전압 제어 알고리즘을 제안한다. 본 논문에서는 제안된 제어 알고리즘의 타당성을 시뮬레이션 및 실험을 통해 입증하였다.

2. 기존 4-레벨 NNPC 인버터의 제어 방법

그림. 1. 3-phase 4-레벨 NNPC 인버터 토폴로지

Fig. 1. 3-phase 4-Level NNPC inverter topology

그림 1은 4-레벨 NNPC 인버터의 토폴로지이다. 이 토폴로지는 독립된 3상으로 구성되어 있으며, 인버터 a 상의 경우 Sa1, Sa2, Sa5, Sa6, Ca1및 Ca2로 구성된 플라잉 커패시터 (Flying capacitor, FC) 토폴로지와 Sa2, Sa3, Sa4, Sa5, Da1, Da2 로 구성된 NPC 토폴로지의 조합된 구조이며 스위치 Sa2 및 Sa5는 플라잉 커패시터 토폴로지와 NPC 토폴로지에서 중복된다. 4-레벨 NNPC 인버터의 DC-Link 단 2개의 커패시터 전압은 각각 Vdc/2 크기를 갖고 각 장치의 정격 전압은 Vdc/3 가 된다. 여기서 Vdc 는 입력 전압을 의미한다. NPC 인버터와 구조가 유사하지만 다른 점은 NNPC 인버터 a 상의 경우 클램프 다이오드 Da1, Da2가 DC-Link 커패시터 중간 지점 M 이 아닌 a 상의 커패시터 중간 지점에 연결된 것이다.

그림 1의 NNPC 인버터에서 4 개의 pole 전압 레벨을 갖기 위해서는 인버터 a 상의 커패시터 C1 및 C2가 전압을 Vdc/3 의 크기로 유지해야 한다. 표 1은 4-레벨 NNPC 토폴로지의 인버터 a상 6개 스위치의 스위칭 상태 [P1], [P2], [P3], [N3], [N2], 및 [N1]를 나타낸다. NNPC 인버터는 상단 스위치 3개와 하단 스위치 3개가 각각 상보적으로 (Sa1,Sa6), (Sa2,Sa4) 그리고 (Sa3,Sa5)쌍을 이뤄 동작을 하고 스위칭 상태에 따라 Vdc/2, Vdc/6, -Vdc/6, -Vdc/2의 4 개의 전압 레벨을 갖는다.

표 1에서 스위칭 상태 [P2]의 경우 스위치 Sa1, Sa3및 Sa4가 켜지고 인버터 상전류 ioa 의 전류 경로는 그림 2(a) 와 같이 흐른다. 만약 상 전류 ioa 가 양수면, 양의 DC-Link에서 Sa1, Ca1, Da1및 Sa3을 통해 전류가 출력 단자 va 로 흐른다. 만약 상전류 ioa가 음수면, 그림 2(b)와 같이 전류가 흘러 출력 단자 va 에서 Sa4, Da2, Ca1및 Sa1의 다이오드를 통해 양의 DC-Link에 연결된다. 이 때 pole 전압은 Vdc/2 - Vdc/3=Vdc/6로 계산된다. [P3]의 경우 스위치 인버터 상전류 ioa 의 전류 경로는 그림 2(b) 와 같이 흐른다. 만약 상 전류 ioa 가 양수면, 양의 DC-Link에서 Sa6, Ca2, Ca1, Sa2및 Sa3를 통해 전류가 출력 단자 va로 흐른다. 만약 상전류 ioa가 음수면, 출력 단자 va 에서 Sa3, Sa2, Ca1, Ca2 및 Sa6를 통해 음의 DC-Link에 연결 된다. 이 때 pole 전압은 2Vdc/3-Vdc/2=Vdc/6로 계산된다. [N3] 의 경우 인버터 상전류 ioa 의 전류 경로는 그림 2(c)와 같이 흐른다. 만약 상 전류 ioa 가 양수면, 양의 DC-Link에서 Sa1, Ca1, Ca2, Sa5 및 Sa4를 통해 전류가 출력 단자 va로 흐른다. 만약 상전류 ioa가 음수면, 그림 2(b) 와 같이 전류가 흘러 출력 단자 va 에서 Sa4, Sa5, Ca2, Ca1 및 Sa1의 다이오드를 통해 양의 DC-Link 에 연결된다. 이 때 pole 전압은 Vdc/2 - 2Vdc/3=-Vdc/6값이 된다.

[N2]의 경우 인버터 상전류 ioa의 전류 경로는 그림 2(d)와 같다. 만약 상 전류 ioa 가 양수면, 양의 DC-Link에서 Sa6, Ca2, Da1 및 Sa3를 통해 전류가 출력 단자 va로 흐른다. 만약 상전류 ioa가 음수면, 그림 2(d) 와 같이 전류가 흘러 출력 단자 va 에서 Sa3, Da1, Ca2 및 Sa6를 통해 음의 DC-Link에 연결된다. 이 때 pole전압은 Vdc/3–Vdc/2=-Vdc/6값으로 계산된다. 앞서 언급된 바와 같이 4-레벨 NNPC 인버터의 출력에서 4개의 전압 레벨을 갖기 위해서서 커패시터는 전압 값은 Vdc/3으로 유지되어야 한다. 커패시터 전압 제어는 [P2], [P3], [N3] 및 [N2]의 중복 스위칭 상태를 적절하게 사용하여 수행할 수 있다.

그림. 2. 4-레벨 인버터의 [P2], [P3], [N3] 및 [N2] 스위칭 상태에 따른 전류 경로 (a) [P2], (b) [P3], (c) [N3], (d) [N2] 상태.

Fig. 2. Current path according to the switching stats of (a) [P2], (b) [P3], (c) [N3] and (d) [N2] of the 4-Level NNPC inverter.

그림. 3. 제안하는 커패시터 전압 제어 알고리즘 순서도.

Fig. 3. Flow chart of the proposed capacitor voltage control algorithm

기존 CBPWM 제어는 3개의 캐리어와 기준 전압을 비교하여 출력 레벨을 얻고, 결정된 출력 전압 중에서 센서를 통해 현재 전류와 현재 전압 상태를 측정 받아 커패시터 전압 제어를 위한 스위칭 상태를 결정하게 된다. 출력 레벨 (Ld)이 Vdc/2, -Vdc/2인 경우 즉, [P1] 및 [N1] 상태에서 pole 전압이 Vdc/3 가 될 경우에는 선택할 수 있는 중복 스위칭 상태가 없기 때문에 바로 해당 스위치 상태를 출력으로 내보내게 된다. 출력 레벨이 Vdc /6, -Vdc/6인 경우에는 커패시터 전압에 영향을 미치므로 중복 스위칭 상태 [P2], [P3], [N3], [N2]를 이용해 커패시터 전압 균형 제어를 수행한다.

3. 제안하는 4-레벨 NNPC 인버터의 제어 방법

표 2는 4-레벨 NNPC 인버터의 스위칭 상태가 커패시터 전압 Vca1 및 Vca2에 미치는 영향을 나타낸다. 표 2를 통해 스위칭 상태 [P1] 및 [N1]은 커패시터 전압에 영향을 미치지 않는 것을 알 수 있는데, 이는 인버터 출력 전류 ioa 가 커패시터 Ca1 과 Ca2 에 흐르지 않기 때문이다. [P2]는 ioa가 양의 방향으로 흐를 때 Vca1 을 증가시키고 음의 방향으로 흐를 때 Vca1를 감소시키지만 하단 커패시터 Vca2의 전압에는 영향을 전혀 미치지 않는다. 반면 스위칭 상태 [P3]의 경우 출력 전류 ioa가 양의 방향으로 흐를 때 Vca1 과 Vca2 를 감소시키고, 음의 방향으로 흐를 때는 Vca1과 Vca2 를 증가시킨다. [N3]의 경우 출력 전류 ioa가 양의 방향으로 흐를 때 Vca1과 Vca2를 증가시키고, 음의 방향으로 흐를 때는 Vca1과 Vca2를 감소시킨다. 반면, 스위칭 상태 [N2]는 ioa가 양의 방향으로 흐를 때 Vca2를 감소시키고, 음의 방향으로 흐를 때 Vca2 를 증가시키지만 상단 커패시터 Vca1의 전압에는 영향을 전혀 미치지 않는다. 커패시터 전압을 정확하게 제어하기 위해서는 센서를 통해 커패시터 전압 값을 측정해야 할 필요가 있다. 측정된 커패시터 전압 값과 기준 커패시터 전압 값의 차이는 식(1)과 같이 표현된다.

커패시터 전압균형제어를 통해 커패시터 전압은 전압 편차 ΔVc 범위 내에 있게 되는데, 커패시터 전압의 리플은 Vcxi 전압의 5 % 이내로 제어된다⁽¹⁵⁾.

기존의 4-레벨 NNPC 인버터 커패시터 전압 제어 알고리즘은 커패시터 전압을 Vdc/3 로 제어하기 위해 중복 스위칭 상태가 변경되게 되는 경우가 발생하다. 이러한 연속적인 스위칭으로 인한 스위칭 손실을 저감하기 위해 본 논문은 새로운 커패시터 전압 제어 알고리즘을 제안한다. 제안하는 커패시터 전압 제어 알고리즘은 그림 3과 같다. 또한 제안하는 알고리즘의 식은 다음을 기반으로 한다⁽²⁴⁾.

Ld가 2일 때 a상의 상단 커패시터 전압(Vca1)이 허용하는 오차 전압 범위보다 커져서 감소해야 한다면, 식(3)를 이용해 전류가 양의 방향일 때는 표 2의 [P3]상태를, 음의 방향일 때는 [P2]상태를 스위칭 한다. 만약 Ld가 1일 때, a상 하단 커패시터 전압(Vca2)이 허용하는 오차 전압 범위보다 작아져서 증가해야 한다면, 식(2)를 이용해 전류가 양의 방향일 때는 [N3]상태를, 음의 방향일 때는 [N2]상태를 스위칭 한다. 제안하는 알고리즘은 커패시터 전압이 허용 오차 범위 내에 있을 때 커패시터 전압 제어를 위한 불필요한 중복 스위칭 동작을 하지 않아 스위칭 손실을 감소시킬 수 있다.

그림. 4. 기준 전압과 일정 오차 범위 허용 제어 방법.

Fig. 4. Reference voltage and constant error tolerance control method.

제안하는 알고리즘은 그림 4와 같이, C상태일 경우 커패시터 전압은 기준 전압 보다 작지만 허용 오차 범위 내에 있기 때문에 같은 출력 레벨일 경우에 이전 스위칭 상태를 출력한다. 또한, D상태일 경우 몇 스텝 이내로 기준 전압 값에 가까워져 같아지지만, 기준 전압 값보다 작아지더라도 같은 출력 레벨일 경우 커패시터 전압 제어를 위한 중복 스위칭 상태가 선택되지 않게 된다. 하단 전압 한계선 (negative voltage limit)까지 커패시터 전압 제어를 위한 중복 스위칭 상태로 변경되지 않으므로 스위칭 개수가 감소한다.

제안하는 커패시터 전압 제어 방법은 출력 전압이 먼저 선택되기 때문에, 출력 전류와 출력 전압에는 기존의 방법과 비교했을 때 전류 품질 저하가 없으므로 성능적인 측면에서 차이가 없고, 커패시터 전압 파형의 모양에만 영향이 있다.

4. 실험 결과

본 장에서는 제안된 방법의 타당성을 입증하기 위하여 커패시터 전압 제어 알고리즘을 비교, 분석하였다. 4-레벨 NNPC 인버터 입력 Vdc 압은 150 V, 각 커패시터 전압은 Vdc/3로 평균 전압 50 V의 값을 가진다. 플라잉 커패시터(FC)의 커패시턴스 값은 2200 mF 이고 인버터 출력 주파수는 60 Hz로 구현하였다. 또한, 부하 저항은 10 W, 부하 인덕터의 인덕턴스는 15 mH의 R-L 부하를 사용하였다. 출력 기준 전류(iref)는 정상 상태에서 5.5 A의 피크 값을 갖도록 제어하며, 스위칭 주파수는 1 kHz로 구현하였다. 제안한 방법의 리플 전압 ∆Vc는 본 시뮬레이션에서 2.25 V 값으로 설정하여 출력 전압 및 전류, 커패시터 전압 크기에는 영향이 없도록 하였다. 본 연구의 실험을 위해서 2 kW 급 4-레벨 NNPC 인버터 보드를 설계하였으며, 모든 소자는 보드의 최대 용량을 고려하여 설계 되었다. 안정적인 DC 입력 전원을 위해 6 kVA 용량의 변압기와 3상 다이오드 정류기 및 200 V / 22000 mF의 정격 용량을 갖는 2개의 커패시터를 사용해 DC-Link를 구현하였다. 실험에는 Texas Instrument사의 DSPTMS320F28377를 사용하였다.

그림 5는 정상상태 시 기준 전류 5.5 A로 제어 했을 때의 실험 결과 파형이다. 그림 5(a)는 기존 제어 알고리즘을 적용한 파형이다. 3상 출력 전류 ioa, iob, ioc가 기준 전류 5.5 A 로 제어되는 것을 확인할 수 있다. 그리고 a상과 b상의 선간전압 Vab은 Modulation Index (MI) 값이 0.85로 150V가 출력되는 것을 확인할 수 있다. 또한, 기준 커패시터 전압은 Vdc 전압의 1/3 값인 50 V 로 모두 제어됨을 확인할 수 있다. 그림 5(b)는 제안하는 커패시터 전압 제어 알고리즘을 적용하여 기준 전류 5.5 A로 제어 했을 때의 실험 결과 파형이다. 3상 출력 전류 ioa, iob, ioc가 기존 커패시터 전압 제어 알고리즘과 동일하게 기준 전류 5.5 A 로 제어되는 것을 확인할 수 있다. A상과 B상의 선간전압 Vab는MI=0.85 값으로, 150V가 출력되는 것을 확인할 수 있다. 또한, 커패시터 전압 Vca1, Vca2는 Vdc 전압의 1/3 값인 50 V 로 모두 제어됨을 확인할 수 있다.

그림 6은 기존의 방법과 제안된 방법의 Vca1 커패시터 전압에 따른 Sa1스위칭 동작의 비교를 위한 파형이다. 기존의 커패시터 전압 제어 알고리즘과 제안된 커패시터 전압 제어 알고리즘은 모두 동일한 출력 레벨이 먼저 선택되기 때문에 3상 출력 전류와 출력전압은 동일하다. 하지만 ∆Vc에 의해서 커패시터 전압의 모양이 달라지게 되지만 커패시터 전압 피크 값의 크기가 동일하다. 제안된 알고리즘에 의해서 중복된 스위칭 상태에서 스위칭 동작을 하지 않게 될 수 있어 스위칭 개수가 감소하고 이에 따른 스위칭 손실이 감소하게 된다.

그림. 5. 정상상태 3상 부하 전류 ioa, iob, ioc , A-B상 선간전압 Vab, 커패시터 전압 Vca1, Vca2. 파형 (a) 기존 방법 (b) 제안하는 방법

Fig. 5. 3-phase load currents ioa, iob, ioc, ab-phase line to line voltage Vab, capacitor voltages Vca1, Vca2, Vcb1, Vcb2, Vcc1 and Vcc2 waveform in steady state: (a) conventional method, (b) proposed method

그림. 6. 정상상태 a상 커패시터 전압 Vca1 및 Sa1스위칭 파형 (a) 기존 방법 (b) 제안하는 방법.

Fig. 6. a-phase capacitor voltages Vca1 and switching waveform Sa1 in steady state: (a) conventional method, (b) proposed method.

5. 결 론

본 논문에서는 4-레벨 NNPC 인버터에서 스위칭 손실을 감소시키는 커패시터 전압 제어 알고리즘을 제안하였다. 새로운 커패시터 전압 제어 알고리즘은 기준 커패시터 전압에서 일정 전압의 오차를 허용하여 커패시터 전압을 제어하므로 출력 전압 (Ld)가 1 또는 2일 때 발생하는 스위칭 손실을 감소시킬 수 있다. 기준 커패시터 전압으로 제어될 때 커패시터 전압 리플의 최대치와 최소치는 기존의 방법과 제안하는 방법이 동일하므로 출력 전류의 품질 및 출력 전압에 영향을 미치지 않는 것을 확인하였다. 이 때, 스위칭 개수는 감소하므로 스위칭 손실과 전체 손실이 감소함을 검증하였다.