이수형
(Soo Hyoung Lee)
†iD
-
(Dept. of Electrical and Control Engineering, Mokpo National University, Korea)
Copyright © The Korean Institute of Electrical Engineers(KIEE)
Key words
DC fault current, inverter, microgrid, protection, renewable energies
1. 서 론
전 세계적으로 재생에너지의 비중은 매년 증가하는 추세이며, 2017년 기준 전 세계 발전량에서 재생에너지가 차지하는 비중은 25%에 이르렀다(1). 한편, 우리나라는 2030년 까지 태양광발전 36.5GW 및 풍력발전 17.7GW를 비롯하여 총 63.8GW를 재생에너지로 충당하는 재생에너지
3020 이행계획을 수립하였다(2). 이에 따라, 총 51GW의 노후 화력 및 원자력발전이 태양광 및 풍력 발전으로 대체될 예정이다. 재생에너지 발전단지 중 38.4GW가 전라, 경상,
및 강원권에 위치할 예정이며, 3기의 고압직류송전설비(HVDC)를 신설하여 전국 부하의 40%에 이르는 수도권 부하를 충당할 계획이다.
일반적으로 재생에너지 발전기는 인버터를 통해 전력계통에 연계된다. 예를 들어, 연료전지 및 태양광 발전기는 직류 전력을 생산한 이후 이를 인버터를
통해 교류로 변환하며, HVDC, 풍력발전, 및 마이크로 가스/수력 발전기는 백투백(back to back) 컨버터를 통한 전력 변환을 한다(3). 즉, 2030년에는 전력계통에서의 직류 모선의 비중과 역할이 크게 증가할 것으로 예상된다.
기존의 발전기는 고장전류 공급능력이 정격전류의 최대 9배에 달하며, 고장전류에 견디는 능력이 우수하여 상대적으로 느린 기계적 차단기로도 기기를 보호할
수 있었다. 그러나 인버터 기반의 기기는 고장전류에 취약하고 고장전류 공급능력이 정격전류 수준으로 미약하므로 매우 짧은 시간 안에 고장전류를 차단해야
한다. 이러한 문제는 특히 전류의 영점 교차가 없는 직류 모선 고장에서 심각하며, 해결을 위해 스위스 ABB를 비롯한 주요 전력기기 기업들은 직류
고장전류 차단기를 개발하였다(4)-(6). 그러나 직류 고장전류 차단기는 다수의 IGBT 및 SiC MOSFET로 구성되어 고비용의 문제를 안고 있다. 또한, 주 차단기가 직렬 연결된 IGBT로
구성되어있으므로, 완전한 차단을 위해서는 직렬 연결된 기계적 차단기를 반드시 개방해야 한다.
본 논문에서는 기존의 직류 고장전류 차단기에서 사용하는 초고속 차단기(Ultrafast disconnector, 이하 UFD)를 사용한 인버터의 직류
고장전류 차단 토폴로지와 알고리즘을 제안한다. 제안된 토폴로지는 다수의 IGBT나 SiC MOSFET을 사용하지 않고 직류 고장전류를 최대 한주기
이내에 완전히 차단한다.
2. 인버터의 직류 고장전류 차단
2.1 인버터의 직류 고장전류 특징
직류 고장전류 문제는 스위치 소자에 역병렬 다이오드가 연결되어있는 전압형 인버터에서 발생한다. 예를 들어, 그림 1의 Modular Multilevel Converter (MMC)는 대용량 고전압 시스템에 적용되는 전압형 인버터의 일반적인 형태이며, 직류 고장전류가
다이오드를 통해 방해 없이 흐른다.
가장 기본적인 형태의 전압형 3상 인버터는 그림 2와 같이 6개의 IGBT와 역평행 다이오드로 구성되는데, MMC와 같이 직류 고장전류는 다이오드를 통해 방해 없이 흐른다. 즉, 전압형 인버터의 직류
고장전류는 다이오드에 의해 발생하므로, IGBT로는 차단이 불가능하고 별도의 차단 장치를 필요로 한다. 커패시터에 의한 직류 고장전류는 커패시터 용량에
의해 결정되며, AC 계통에서 유입되는 것에 비해 무의미한 수준으로 작다.
그림. 1. MMC에서의 직류 고장전류
Fig. 1. DC fault current of MMC
그림. 2. 기본형 3상 인버터에서의 직류 고장전류
Fig. 2. 2 DC fault current of Basic three phase inverter
2.2 기존의 직류 고장전류 차단기
직류 고장전류는 교류 고장전류와 달리 주기성을 띄지 않기 때문에, 교류 고장전류 차단기에서처럼 전류의 영점 교차 시점을 이용한 차단이 불가능하다.
즉, 고장 차단이 지연되면 고장전류 충전 량이 늘어나 차단 전류가 증가하고, 차단 순간의 차단기 양단 전압의 증가로 이어진다. 따라서 교류계통보다
훨씬 짧은 시간 내에 고장전류를 차단해야 한다. 그러나 기계적 차단기의 동작 속도를 높이기위해서는 크기를 줄여야 하는데, 이는 차단용량의 감소로 이어진다.
한편, IGBT등의 전력전자 스위치를 차단기로 사용하는 경우에는 고장전류가 충전되기 전 매우 짧은 시간 안에 차단이 가능하나, 물리적으로 완전한 차단이
어렵고, 상시 통전 시 내부 저항에 의한 전력 손실문제가 발생한다. 특히, 전력손실로 인한 IGBT의 열화로 차단기의 급격한 노화 문제가 있다. 이러한
문제를 해결하기 위해 그림 3과 같이 기계적 스위치와 전력전자 스위치를 함께 사용하는 하이브리드 직류 고장전류 차단기가 개발되었다(4)-(6). 상시에는 UFD, 부하 전류 스위치 (Load Commutation Switch, 이하 LCS), 및 잔여 직류 전류 차단기가 닫혀있으며, 주
차단기는 개방되어있다. UFD는 기계적 스위치로서, 콘덴서에 저장되어있던 전하를 차단 순간에 코일에 흘려주어 코일간의 전자기적 반발력에 의해 동작
한다(7)-(8). 즉, 차단 동력이 전기적 신호에 의해 즉각 생성되므로 빠른 차단이 가능하다. 그러나 직류 전류는 영점 교차점이 없어 UFD로 통전중인 고장전류를
직접 차단할 수는 없다. 이를 보완하기 위해 LCS가 먼저 개방되고, 주 차단기가 연결되어 UFD 개방 순간의 전류로 인한 스트레스를 줄인다. 주
차단기는 직렬로 연결된 다수의 IGBT에 의해 동작되므로, 통전 시에 무시할 수 없는 저항을 갖는다. 저항으로 인한 전력손실을 줄이기 위해 LCS를
통해 상시 전류가 흐르게 하는데, LCS는 주 차단기에 비해 매우 적은 숫자의 스위치 소자가 직렬로 연결되어 저항이 작다. 또한, LCS를 구성할
때는 스위치 소자들을 병렬로도 연결하여 합성 저항을 줄인다. LCS는 주 차단기에 비해 저항이 매우 작게 설계되므로, 개방 시의 저항은 투입된 주
차단기의 저항보다 크고 개방된 주 차단기의 저항보다 매우 작은 수준이다. 따라서 주 차단기의 개방 전 초고속 차단기가 반드시 개방되어 LCS로 고장전류가
유입되지 않도록 동작해야한다. LCS는 SiC MOSFET으로 구성되는 것이 일반적인데, 이는 SiC 기반 소자, 그 중에서도 MOSFET이 열화
특성이 우수하여 상시 통전에 유리하기 때문이다. 잔여 직류 전류 차단기는 주 차단기의 차단이 완료된 이후에 물리적인 개방에 의해 전류를 완전히 제거하기
위한 장치로 일반적인 기계적 스위치로 UFD보다는 매우 느리다.
그림. 3. 하이브리드 직류 고장전류 차단기
Fig. 3. Hybrid DC circuit breaker
하이브리드 직류 고장전류 차단기의 동작은 다음과 같이 요약된다. 고장 발생 시 가장 먼저 주 차단기가 연결되고, 연결 직후 LCS가 개방된다. LCS의
개방 후 저항은 주 차단기의 통전 시 저항보다 크므로, 전류는 대부분 주 차단기로 흐르게 된다. 따라서 UFD의 개방이 가능할 만큼 전류가 줄어들고,
UFD의 동작에 의해 물리적인 개방이 완료된 이후에 주 차단기가 개방되어 LCS로 전류가 다시 흐르지 않도록 한다. 이후 잔여 직류 전류 차단기가
개방되어 물리적으로 고장을 완전히 제거한다.
2.3 인버터의 직류 고장전류 차단 방법
2.3.1 고장전류 차단 토폴로지
인버터에서 각 상의 IGBT는 교대로 전류를 흘려보낸다. 즉, 직류 전원의 양극으로부터 전류가 흘러갈 때는 음극과 연결된 IGBT 또는 다이오드로
흐르는 전류가 0이 되며, 반대의 경우도 마찬가지다. 즉, 그림 4와 같이 각 IGBT에 직렬로 UFD를 투입하면, 그림 5와 같이 한주기 안에 모든 UFD를 개방하여 직류 고장전류를 차단할 수 있다.
그림. 4. 초고속 차단기(UFD) 적용 및 모든 IGBT 개방 상태의 인버터
Fig. 4. Ultrafast disconnector applied inverter when all IGBTs open
그림. 5. b상전류가 0인 순간 발생한 직류 고장전류 차단
Fig. 5. DC fault current interruption which occurred at zero crossing of phase b current
인버터의 출력 역률이 1이라고 가정하면, 의 고장 순간 a상 전압은 양, b상 전압은 0, c상 전압은 음이다. 즉, 고장과 동시에 다이오드를
통해 고장전류가 흐른다. 이때, 고장전류의 방향은 정상전류와 반대이고, 고장전류가 흐르지 않는 a상 및 b상의 음극과 c상의 양극의 UFD는 2ms
이후 완전히 개방 된다($S_{a l}, S_{b l}, S_{c a}$). 이후 a상 고장전류는 0이 되고 이로부터 2ms 이후 a상 양극의 UFD가
개방($S_{a u}$)되어 a상이 차단된다. 이어서 c상의 고장전류가 0이 되고 이로부터 2ms 이후 c상 음극의 UFD가 개방(${S}_{cl}$)되어
c상이 차단된다. 마지막으로, b상 고장전류가 0이 되고 이로부터 2ms 이후 b상 양극의 UFD가 개방(${S}_{bu}$)되어 b상이 차단된다.
고장 발생으로부터 반주기 이후 b상 고장전류가 다시 0이 되므로, UFD의 동작시간을 더한 약 10.3ms 이후 고장이 완전히 제거된다.
그림. 6. 임의의 순간 발생한 직류 고장전류 차단
Fig. 6. DC fault current interruption which occurred at arbitrary moment
그림. 7. 고장전류 차단 알고리즘
Fig. 7. DC fault current interruption algorithm
임의의 상 전압이 0이 되는 순간에 고장이 발생할 이론적인 확률은 0이므로, 모든 고장은 그림 6(a)처럼 모든 상에 0이 아닌 전류가 흐르고 있을 때 발생한다. 고장 발생 후 2ms 이후에 b상의 음극과 c상의 양극의 UFD가 개방($S_{b l}$,
${S}_{cu}$)되나, a상 음극의 경우 그림 6(c)와같이 2ms 이내에 고장전류가 흘러 UFD가 차단을 할 수 없어서 반주기가 더 지난 후 UFD가 개방(${S}_{al}$)된다. 따라서 고장 제거에
소요되는 시간은 최대 13.1ms이며, 역시 한주기 이내이다.
2.3.2 고장전류 차단 알고리즘
다이오드를 통해 흐르는 직류 고장전류는 IGBT 스위칭으로는 제어가 불가능하므로, 고장이 감지되면 가장 먼저 모든 IGBT가 개방된다. 동시에 개별
UFD를 흐르는 전류가 영이 아닌 값이 될 때 까지 남은 시간을 산출하여 UFD의 개방시간인 2ms 보다 긴 경우에는 해당 UFD를 개방하고, 그렇지
않은 경우에는 다음 영점 전류까지 UFD의 개방을 보류한다. 모든 상의 UFD가 개방되면 직류 고장전류의 차단이 완료된다.
3. 모의시험
UFD와 이의 정밀한 모델에 대한 다수의 연구 결과가 있으나(7)-(8), 본 연구와 같이 UFD에 흐르는 고장전류가 0을 유지하는 동안 차단을 완료하는 경우에는 차단 시작 전과 차단이 완료된 이후의 물리적 특성만이 차단
결과에 영향을 준다. 따라서 기존의 실제 직류 고장전류 차단기에서의 UFD 동작 시간(5)만을 반영하여 PSCAD/EMTDC 모델을 구성 하였으며, UFD가 동작을 완료하기 전 까지(~2ms)는 UFD가 닫힌 상태를 유지하도록 하였다 (임피던스
1uΩ). 고장 전 인버터는 dq축 분리를 통한 유효 및 무효전력 제어로 동작하며, 그림 8과 같이 22.9kV 무한모선 계통에 연계하여 모의시험을 진행하였다. 여기서, 직류모선 고장 시 계통에서 유입되는 고장전류는 임피던스에 의해 방해받으므로,
가장 가혹한 상황을 상정하여 계통의 등가 임피던스는 0으로 설정하였다. 인버터의 계통 연계 리액터는 단일 필터의 기능 수행을 위해 10mH로 설정하였고,
직류 모선의 콘덴서는 적절한 전압 유지를 고려하여 10mF으로 설정하였다. 직류 전원은 내부 전원 10Ω을 갖는 38kV 전압 원으로 구성하였으며,
계통에서 유입되는 고장전류 차단에 가장 가혹한 상황을 상정하기 위해 고장과 동시에 직류 전원을 제거하였다. 충분한 양의 고장전류 유발을 위해 고장
저항은 1Ω으로 충분히 작게 설정하였다.
그림. 8. 무한모선 계통 연계 인버터 및 직류 상정 고장
Fig. 8. Infinite bus connected inverter and its DC fault
3.1 영점 교차 시의 고장
3.1.1 10MVar 역률 1 인버터
송배전용 전기설비 이용규정(9)의 일반선로 운전용량을 초과하지 않도록 인버터의 출력은 10MVar로 설정하였으며, 현재 일반적인 인버터 접속과 같이 역률은 1로 설정하여 모의시험을
수행하였다. 이때, 직류 모선의 기준 전압은 38kV ($\approx 2 \sqrt{2 / 3} \times 22.9 \mathrm{kV}$),
콘덴서 용량은 10mF, 내부 저항은 10Ω으로 하여 인버터 및 정류기의 동작특성을 반영하였다.
고장 전 교류모선에서의 정격전류의 피크 값과 차단 장치 없는 고장전류의 피크 값은 각각 0.37kA 및 5.39kA로 고장전류가 약 14.6배인 것에
비해[그림 9(a)], 고장전류 차단이 시행되었을 때의 고장전류 피크 값은 0.69kA로 정격전류의 약 1.86배에 불과하여[그림 9(b)] 고장전류가 급격히 증가하기 전에 효과적으로 차단하는 것을 보여준다. 고장 전 인버터의 양극과 음극의 회로를 흐르는 전류는 IGBT의 동작에 의해
많은 스위칭 성분이 포함되나, 고장전류는 다이오드로 흐르므로 스위칭 성분이 없다[그림 9(c)-(f)]. 즉, IGBT의 동작으로 인해 나타나는 반복적인 영점전류는 고장 전에만 나타나므로, 고장전류의 차단에는 영향을 주지 않는다. 고장전류의 직류 모선
유입으로, 고장전류 차단 전에는 직류모선 전압이 0으로 수렴하지 않으나[그림 9(g)], 차단 후에는 직류모선의 콘덴서 방전에 따라 전압이 0으로 수렴 한다[그림 9(h)]. 직류모선에서의 고장전류 피크 값의 크기는 차단 유무에 따라 각각 5.39kA 및 0.69kA로 교류모선에서의 값과 동일하다[그림 9(i) 및 (j)].
그림. 9. 고장 차단 여부에 따른 고장전류와 직류전압
Fig. 9. Fault current and DC voltage according to whether fault current interruption
3.1.2 10MVar 역률 0.95 이하 인버터
고장전류는 그림 10과 같이 역률이 낮아짐에 따라 더 효과적으로 차단된다. 예를 들어, 역률이 0.1일 때에는 고장전류 피크 값의 크기가 0.42kA로 정격전류의 1.14배에
불과하다. 이는 역률이 높을수록 유효전력 출력을 위해 큰 직류 전류가 흐르게 되어 콘덴서 전압이 낮아지기 때문이다. 낮은 콘덴서 전압은 고장 발생
시 교류 모선으로부터 전류가 더 많이 유입되도록 한다. 반면, 낮은 역률은 상대적으로 콘덴서 전압을 높게 하는데, 이 때문에 역률이 낮을수록 직류
고장전류가 작다.
표 1. 영점 전류 해소까지 남은 시간
Table 1. Remained time to non zero crossing current
고장 시점
(주기)
|
남은 시간 (ms)
|
차단 시간 (ms)
|
콘덴서 방전 시간 제외
|
콘덴서 방전 시간 포함
|
+A상
|
-C상
|
+B상
|
-A상
|
+C상
|
-B상
|
+A상
|
-C상
|
+B상
|
-A상
|
+C상
|
-B상
|
+A상
|
-C상
|
+B상
|
-A상
|
+C상
|
-B상
|
0
|
16.667
|
13.889
|
11.111
|
8.333
|
5.556
|
2.778
|
18.367
|
15.589
|
12.811
|
10.033
|
7.256
|
4.478
|
10.334
|
7.556
|
4.778
|
2
|
2
|
2
|
2/60
|
16.111
|
13.334
|
10.556
|
7.778
|
5
|
2.222
|
17.811
|
15.034
|
12.256
|
9.478
|
6.7
|
3.922
|
9.778
|
7.001
|
4.223
|
2
|
2
|
2
|
3/60
|
15.834
|
13.056
|
10.278
|
7.5
|
4.722
|
1.944
|
17.534
|
14.756
|
11.978
|
9.2
|
6.422
|
3.644
|
9.501
|
6.723
|
3.945
|
2
|
2
|
2
|
9/60
|
14.167
|
11.389
|
8.611
|
5.833
|
3.056
|
0.278
|
15.867
|
13.089
|
10.311
|
7.533
|
4.756
|
1.978
|
7.834
|
5.056
|
2.278
|
2
|
2
|
12.312
|
10/60
|
13.889
|
11.111
|
8.334
|
5.556
|
2.778
|
0
|
15.589
|
12.811
|
10.034
|
7.256
|
4.478
|
1.7
|
7.556
|
4.778
|
2.001
|
2
|
2
|
12.034
|
그림. 10. 역률 0.95~0.1일 때의 고장전류
Fig. 10. Fault current with power factor of 0.95~0.1
그림. 11. 고장전류 증가 시점
Fig. 11. Fault current increasing moment
한편, 그림 11과 같이 고장전류는 고장 시점(10ms)으로부터 역률에 따라 각각 약 1.7~2ms에 증가하기 시작하는데, 역률이 0.1 이하에서는 고장 시점으로부터
고장 전류 증가까지의 시간이 2ms 이상이 될 것으로 예상된다. 즉, 역률 0.1 이하에서는 그림 12와 같이 고장전류가 발생하기도 전에 고장이 차단될 수 있다. 같은 원리로, 정류기로의 동작 시에는 콘덴서 전압이 인버터 동작 시 보다 높으므로, 모든
역률에서 고장전류가 발생하기 전 고장이 차단될 수 있다.
그림. 12. 역률 0.09 이하일 때의 고장전류
Fig. 12. Fault current with power factor of under 0.09
그림. 13. 고장 시점에 따른 고장전류
Fig. 13. Fault current according to fault moment
3.2 영점 교차 이외 시의 고장
고장 시점에 따라 교류 모선에서 인버터에 가하는 전압이 다르므로, 그림 13과 같이 고장전류가 다르게 나타난다. 가독성을 위해 그림 13의 모든 고장 시점은 10ms로 동기화 하여 나타내었으며, A상 전압이 양에서 음으로 바뀌는 영점 교차 시점을 기준으로 다양한 고장 시점에 대해 모의하였다.
예를 들어, 0 주기는 A상 전압의 영점 교차 시점으로부터 0 주기 지연시점으로 영점 교차 시점 자체를 의미하며, 10/60 주기는 1/6주기 지연
시점으로 B상 전압의 영점 교차 시점과 일치한다. 영점 교차 시점으로부터 고장 시점까지의 시간이 길어짐에 따라 고장전류는 차츰 감소하다가 9/60
주기 지연 시점에서 급격히 증가하여 최대가 된다. 이후 다시 감소하여 10/60 주기 지연 시점에서 0 주기 지연 시점의 고장과 동일한 값을 갖는데,
이는 10/60 주기 지연 시점이 B상의 영점 교차 시점과 일치하기 때문이다.
9/60 주기 지연 시점에서 고장전류가 최대가 되는 이유는 표 1에 나타난 영점 전류 해소까지 남은 시간과 관련이 있다. 여기서 콘덴서 방전시간을 제외하고 남은 시간이 반주기 이상(파란색)인 회로는 영점 전류에
진입하기 전으로, 해당 회로는 다음번 영점 전류에 도달한 이후, 영점 전류가 지속되는 반주기 동안 완전히 차단된다. 3/60~9/60 주기 지연에서의
고장은 UFD의 개방에 필요한 2ms의 여유가 없으나(표 1의 콘덴서 방전 시간 제외 영역의 빨간색), 앞선 그림 11에서와 같이 역률 1일 때 콘덴서의 방전에 의해 1.7ms의 여유가 확보되므로, 9/60 및 10/60 주기 지연에서 의 고장을 제외하면 총 2ms
이상의 시간을 확보할 수 있다.
(표 1의 콘덴서 방전 시간 포함 영역). 따라서 9/60 및 10/60 주기 지연의 경우 전압이 가해지기 전까지의 여유시간이 각각 1.978ms 및 1.7ms로
UFD의 차단 시간이 확보되지 않아 다음 반주기에서 UFD를 개방해야 한다 (UFD 동작 도중 전압이 가해지면 아크 발생으로 인한 차단 실패 위험
존재함). 각 고장 시점에 대한 차단 시간은 각 상의 차단 시간 중 가장 느린 것에 의해 결정되므로, +A상 또는 –B상에 의해 결정된다. 여기서,
-A상, +C상, 및 -B상의 영점 전류 해소까지 남은 시간은 +A상, -C상, 및 +B상의 영점 전류 진입까지 남은 시간이므로, 값이 작을수록 고장전류가
작으며 빠르게 차단될 수 있다. 따라서 –B상 영점 전류가 반주기 지연 없이 바로 차단가능하면서, 영점 전류 해소까지 남은 시간이 가장 작은 8/60주기
지연에서의 고장이 고장전류가 가장 작으며 빠르게 해소된다. 한편, 9/60 및 10/60 주기 지연 고장은 B상의 음극이 추가 반주기 지연 후 차단되므로,
고장 전류가 충전되어 상대적으로 커진다. 3상 시스템에서는 매 10/60주기마다 +A상, -C상, +B상, -A상, +C상, -B상의 순서로 영점
전류에 도달하므로, 해당 순서대로 표 1의 고장 시점 별 차단시간이 반복된다.
4. 결 론
본 논문에서 제안된 방법은 기존의 직류 고장전류 차단기에서 사용하는 다수의 IGBT 및 콘덴서 등을 요구하지 않고도 유사한 고장전류 차단 성능을 보인다.
인버터의 직류 모선 콘덴서에 의해 고장 직후 고장전류가 일시적으로 0에 근접하기도 하는데, 고장전류가 증가하기 전에 바로 고장을 차단할 수 있는 최적의
콘덴서 용량 선정 연구도 이어질 것으로 생각된다.
본 연구결과를 통해 직류 고장전류를 차단하는 다양한 형태의 인버터 토폴로지가 연구되고 현장에 적용될 수 있을 것이라 기대된다.
Acknowledgements
This Research was supported by Research Funds of Mokpo National University in 2018
References
Enerdata, Jan. 2019, Global Energy Statistical Yearbook 2018, [Online] Available:
https://yearbook.enerdata.net/renewables/ renewable-in-electricity-production-share.html
Feb. 2017, Ministry of Trade, Industry and Energy, Renewable Energy 3020
S. H. Lee, D. Choi, J. Park, Sept 2018, Inertia-Free Stand-Alone Microgrid-Part I:
Analysis on Synchronized GPS Time-Based Control and Operation, IEEE Trans. on Industry
Appli- cations, Vol. 54, No. 5, pp. 4048-4059
G. Liu, F. Xu, Z. Xu, Z. Zhang, G. Tang, Feb 2017, Assembly HVDC Breaker for HVDC
Grids With Modular Multilevel Converters, IEEE Trans. on Power Electronics, Vol. 32,
No. 2, pp. 931-941
R. Derakhshanfar, T. U. Jonsson, U. Steiger, M. Habert, Aug 2014, Hybrid HVDC breaker — Techology
and applitions in point- to-point connections and DC grids, in proc. of CIGRE 2014,
pp. 1-11
M. Callavik, A. Blomberg, J. Hӓfner, B. Jacobson, Nov 2012, Thy Hybrid HVDC Breaker,
ABB Grid systems Technical Paper, pp. 1-10
A. Bissal, A. Eriksson, J. Magnusson, G. Engdahl, Dec 2015, Hybrid Multi-Physics Modeling
of and Ultra-Fast Electro-Mechanical Actuator, Actuator s, Vol. 4, No. 4, pp. 314-335
A. Bissal, May 2015, Modeling and Verification of Ultra-Fast Electro- Mechanical Actuators
for HVDC Breakers, KTH Electrical Engineering PhD Thesis, pp. 1-147
KEPCO, May 2018, Transmission & Distribution Utility Standa rd
저자소개
Soo Hyoung Lee received the B.S. and Ph.D. degrees in electrical engineering from
the School of Electrical and Electronic Engineering, Yonsei University, Seoul, South
Korea, in 2008 and 2012, respectively.
During 2012–2014, he was a Post-doctoral Research Associate with the School of Electrical
and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA.
During 2014–2018, he was a Senior Researcher in the Advanced Power Grid Research Division,
Korea Electrotechnology Research Institute, Uiwang, South Korea.
He is currently an Assistant Pro-fessor with the Department of Electrical and Control
Engineering in Mokpo National University, Mokpo, South Korea.
His research interests include converter-based microgrid, optimal coordination of
distributed generation systems, converter control for distributed generation systems,
and imple-mentation of multi-level converters for low voltage systems.