2.1 오프 상태 전류

오프 상태에서도 싸이리스터를 통해 약간의 전류가 흐르며, 이것은 온도와 전압에 따라 변한다. 그림 2는 이상적인 싸이리스터와 실제 싸이리스터의 오프 상태에서 V-I 특성 곡선을 나타낸다^[4]. 이상적인 싸이리스터는 턴온시 전류가 최대로 흐르고, 턴오프시에는 전압이 발생하지 않지만, 실제의 싸이리스터는 이론과 달리 턴온시에도 전압이 발생되고, 도통을 하기위한 전압이 인가되어야 하며, 해당 소자를 보호하기 위한 구간이 존재하는 것을 볼 수 있다. 싸이리스터의 오프 상태 전류에는 여러 가지 원인이 있다.

2.1.1 누설전류

이 전류는 모든 전압값과 dv/dt에 대해 발생한다. 누설전류는 온도가 증가하면 발산이 증가하는 특성을 가지고 있는 전하에 의해 발생한다. 이 효과는 온도 특성을 따르며, 온도에 따라 지수함수적으로 증가한다. 반면에, 누설전류는 전압에 따라서는 매우 조금 변화한다.

2.1.2 항복전류

누설전류와 같이 이것은 모든 전압값과 dv/dt에 대해 발생한다. 오프 상태 전압이 가해진 싸이리스터는 공핍영역에서 높은 전계가 발생하고, 이러한 높은 전계는 전하 캐리어를 가속시킨다. 빠르게 움직이는 전하 캐리어 중 몇몇은 원자와 충돌하여 반대방향으로 가속하는 정공과 전자를 발생시킨다. 정방향 피드백 항복전류 동작이 시작되고, 전류가 빠르게 증가하여 에너지가 제한되지 않는다면 손상을 입을 수 있다. 이러한 항복전류 동작은 제너 다이오드의 제너 효과와 유사하지만 동일하지는 않다. 누설전류와는 달리 항복전류는 온도보다 전압에 훨씬 더 의존한다. 전압이 증가함에 따라 항복전류는 증가하지만, 전압이 일정하다면 온도가 증가함에 따라 감소하게 된다.

2.1.3 변위전류

변위전류는 주로 dv/dt에 의존한다. 이 전류는 오프 상태의 싸이리스터의 용량성 특성에 의해 발생하며, 공핍 영역은 전압 의존 커패시터를 갖는다.

2.2 dv/dt 특성

싸이리스터는 오프 상태에서 dv/dt로 인해 싸이리스터에 흐르는 전류로 인한 접합 커패시턴스(Cj)가 존재하고, 식(1)과 같이 나타낼 수 있다.

이 전류는 누설전류와 항복전류에 중첩된다. 싸이리스터에 흐르는 전체 전류가 이러한 효과로 인해 특정한 문턱전압을 넘어서면, 싸이리스터가 트리거하기 충분한 상태가 된다.

그림 2의 (b) 곡선에서 누설전류와 항복전류의 영향을 볼 수 있다. 싸이리스터 오프 상태에서, 낮은 전압에서는 누설전류가 우세한 전류 성분이다. 이 영역에서 오프 상태 전류는 온도가 증가함에 따라 빠르게 증가한다. 싸이리스터의 정격에 가까운 전압에서 항복전류는 오프 상태에서 지배적인 전류 성분이다.

누설전류, 항복전류, 변위전류의 합이 너무 높아지면, 싸이리스터는 손상될 위험이 크다. 이러한 전류가 역방향에서 흐를 때, 이를 제한하는 요소는 전류에 의해 발생하는 온도 상승과 관련된다.

이러한 전류가 순방향일 때, 제한은 더 낮은 전압에서 도달하고 전류는 싸이리스터가 자발적으로 턴온할 수 있을 때 발생한다. 순방향에서 dv/dt에 의한 자발적인 트리거링은 HVDC의 특정한 위험요소이며, 자기 트리거 없이 매우 높은 dv/dt를 견딜 수 있는 싸이리스터가 필요하다. 따라서 싸이리스터에 대한 특정한 형태의 dv/dt 보호를 적용하는 것이 일반적이다.

2.3 고온에서의 정격 전압

HVDC 시스템 고장 시 높은 온도에 도달했을 때, 전압 내력은 온도가 증가함에 따라 매우 빠르게 감소한다. 이것은 누설전류가 싸이리스터 오프 상태에서의 전류 주원인이 되기 때문이다. 누설전류는 온도에 따라 지수적으로 증가한다^[5].

2.4 역전류와 충전전하

밸브의 온상태일때, 싸이리스터는 거의 단락회로로 동작한다. 온상태 구간이 끝나기 전에 다음 시퀀스의 밸브가 점호된다. 이로 인해 기존의 밸브의 전류가 감소하고 다음 밸브로 전류된다. 전류의 감소율은 기전력과 전류 도통 루프의 전체 인덕턴스에 의해 정해지며, 일반적으로 수 암페어/초 이다. 참고로 이상적인 싸이리스터는 전류가 0으로 감소하는 순간 즉시 도통을 중지해야 한다. 하지만 실제 싸이리스터는 그런 동작을 하지 못한다. 전류가 0에 도달한 후 짧은 구간 동안 전류는 전과 같은 기울기로 IRM(최대 역회복 전류)에 도달 할 때까지 수십 마이크로 초 동안 음의 값으로 흐른다. IRM에 도달한 후, 싸이리스터는 갑자기 임피던스가 증가하며, 역전류는 감소한다^[6]. 그림 3에서 턴 오프시 전류변환율과 최대 역회복 전류에 따라 역회복 전하량이 달라지는 것을 볼 수 있다.

싸이리스터에 역전류가 흐르는 구간은 두 단계로 구성된다. Ts 구간에서 싸이리스터는 음의 방향으로 거의 선형적으로 증가하여 피크값 IRM에 도달하고, Tr 구간에서 싸이리스터의 전류는 지수함수적으로 감소한다.

그림 4에서 면적의 전체 곡선은 싸이리스터에 저장된 전하량(Qs)을 나타낸다. 싸이리스터에 따라 다르지만, 일반적으로 약 Qs의 40%가 피크 역전류 전에 발생하고 60%가 나중에 발생한다. Qs와 IRM은 밸브 설계에 있어 높은 정확도로 알고 있어야 할 매우 중요한 파라미터이고, 두 가지 이유로 인해 중요하다.

IRM과 Qs는 이상적인 싸이리스터에 비해 턴오프시 발생하는 전류 오버슈트를 크게 증가시킨다. 한 밸브의 싸이리스터들에서 Qs의 확산시에는 싸이리스터 턴오프 후 밸브의 전압 분배에 수초간 지속될 수 있는 굉장한 부작용을 가진다. 즉, 싸이리스터가 다음 차례에 다시 턴온될 때까지 지속될 수 있다는 것을 의미한다.

이상적인 싸이리스터는 전류가 홀딩전류 아래로 떨어지는 즉시 도통을 멈추어야 한다. 그 후에 즉시 전압과 dv/dt를 차단할 수 있는 능력을 회복해야 한다. 실제 싸이리스터는 두 가지 면에서 이러한 이상적인 싸이리스터와 거리가 있다. 싸이리스터는 전류가 0으로 감소한 후에도 역 전류 구간과 역 회복 전하 또는 저장 전하(Qs)로 인해, 짧은 구간 동안 도통을 지속한다. 역전류가 감소한 후에도 약간의 시간 동안 싸이리스터는 큰 정전압 또는 dv/dt에 취약한 상태로 남아있다. 따라서 전압이 반드시 음의 값으로 남아있어야 하는 시간을 턴오프 시간으로 정한다.

2.4.1 턴 오프 시간

이상적인 싸이리스터는 턴 오프된 직후에 어떤 dv/dt와 함께 어떤 양의 전압도 견딜 수 있어야 한다. 실제 싸이리스터는 이와는 다르다. 싸이리스터는 어떠한 양의 전압이 가해져도 안전해지기까지 양단에 걸리는 전압이 음의 값으로 유지되어야 하는 수백 마이크로세컨드의 회복 구간인 턴오프시간(tq)이 필요하다. 그리고 이후에도 싸이리스터가 높은 dv/dt를 안전하게 견딜 수 있을 때까지 좀 더 시간이 경과되어야 한다.

싸이리스터가 턴오프 된 후에, 전압이 너무 빨리 양의 값이 되거나, 너무 높은 변화율(dv/dt)을 가지면, 싸이리스터는 회복실패로 알려진 것처럼, 스스로 턴온될 것이다. 회복실패로 인하여 싸이리스터의 스스로 트리거링되어 파손이 될 수 있다. 자발적인 도통이 충분이 낮은 전압에서나 낮은 dv/dt에서 발생한다면 싸이리스터는 대개 견뎌낼 수 있지만, 높은 수준의 dv/dt에 대해서는 싸이리스터가 파손될 위험이 있다. 가장 위험한 지역은 싸이리스터가 다시 적용된 전압을 견디는 부분이다.

싸이리스터 양단전압이 음에서 양으로 변화하면서 싸이리스터가 도통하고 있었을 때부터 실리콘에 남아있는 전하 캐리어는 싸이리스터에서 짧은 펄스의 전진회복전류를 증가시킨다. 턴오프 된 후 시간이 경과할수록 더 많은 전하 캐리어가 재결합하고 더 작은 전진회복전류가 남는다. 특정한 제한 값을 넘어서면, 전진회복전류는 게이트 터미널과 상관없이 일반적인 턴온 상태에서 보인 것과 유사한 재동작으로 스스로 도통되는 현상이 발생할 수 있다. 높은 dv/dt에서, 전진회복전류는 싸이리스터의 접합 커패시턴스에 흐르는 변위전류에 중첩되어 싸이리스터가 더욱 민감하도록 만든다. 유사하게, 높은 온도에서 전진회복전류는 누설전류에 중첩된다. 이러한 이유로 dv/dt와 온도에 따라 턴오프 시간이 증가하게 된다.

그림 5는 싸이리스터 전류가 0이 된 후에 여러 시간에서 전압이 인가되는 경우의 싸이리스터 양단에 걸리는 전압과 전류를 나타낸다. 파랑, 녹색, 오렌지 색의 경우, 전압은 턴오프 시간이 경과된 후에 인가 되고 싸이리스터는 재인가전압을 안전하게 견디는 것을 보여준다. 빨간 선의 경우, 턴오프 시간 내에 전압이 다시 가해진 후를 나타낸 그림으로 싸이리스터는 자발적으로 재도통한다. 이 경우 회복실패로 싸이리스터를 손상시킬 수 있기 때문에, 보호가 필요하다. 이는 우선적으로 싸이리스터를 정확하게 턴온시킴으로써 이루어질 수 있다. 즉, 싸이리스터 전압이 턴오프 시간 이내에 다시 인가가 되려 한다면, 게이트 터미널을 통하여 잘 제어된 게이트 펄스를 인가하면 된다^[6].

2.4.2 전하 수명 제어

전하 수명은 재결합하기 전까지 지속되는 시간을 의마하고, 싸이리스터의 중요한 파라미터이다. 전하 수명은 싸이리스터의 턴오프 시간과 직접적으로 연결되어 있으며, 더 높은 수명은 더 큰 Qs, ΔQs, 그리고 IRMS을 야기하며, 이는 바람직하지 않다. 반면에 긴 수명은 턴온 상태에서의 전압 강하를 최소화하는데 유리하며, 이는 장치 대부분의 전력 손실과 관련된다. 그러므로 전하의 수명은 싸이리스터 설계 시 이루어져야할 중요한 부분이다.

3.1 초기 턴온 과정

싸이리스터를 게이팅하면 초기에는 아무 일도 일어나지 않지만, 이 기간 동안 정극성의 피드백 과정을 시작한다. 턴온 지연시간(td : 약 0.5us) 후에, 턴온 과정이 확실한 영향을 가지며 시작되고, 싸이리스터 양단 전압은 감소하는 것으로 나타난다. 그림 6에서 턴온 지연 시간 td는 게이트 전류가 피크값의 10%에 도달한 시간부터 싸이리스터의 에노드-캐서드 전압이 초기값의 90%로 감소하는데 걸린 시간이다. 이것은 싸이리스터에서 가장 위험한 순간이며, 이는 모든 전류가 게이트 터미널 근처 좁은 영역으로 제한되기 때문이다.

일반적인 반복 조건에서, 8㎲ 뒤에 피크 전류는 1000∼1500A에 달한다. 그러나 서지가 흐르는 동안 밸브가 턴온한다면, 포화단계는 더욱 오래 지속될 것이며, 약 10us 후에 6∼8kA의 피크 값에 도달할 수 있다. 이러한 일은 반복적으로 일어나지는 않지만, AC측 일시 과전압의 경우에 3∼5 연속 사이클 동안 발생할 수 있다. 이것은 HVDC 싸이리스터가 견뎌야할 가장 극한 상황일 수 있다.

3.2 확산 턴온 과정

싸이리스터의 확산은 다음과 같다. 싸이리스터가 한번 도통이 시작되고 나면, 도통 면적은 초기 턴온 된 면적(게이트 부를 감싸는 좁은 영역)에서 바깥쪽으로 퍼지기 시작한다. 이 영역이 넓어지는 속도를 확산속도라고 한다. 확산속도는 턴-온 면적의 전류 밀도에 의존하지만, 일반적으로 수십 m/s 단위이다. 그러므로, 전체 실리콘이 도통하는데 1ms 이상이 걸린다. (초기 턴온 시간보다 1000배 정도 길다.) 이 시간 동안 완전한 실리콘 조각보다 작은 면적에서 전류가 통과하고 따라서 온 상태 전압은 완전히 턴온된 싸이리스터의 전압보다 더 높다. 이로 인해 확산 손실이 발생한다.

3.3 턴 온시 전압 강하

싸이리스터가 완전히 턴온되면, 싸이리스터는 매우 효율적인 스위치로 동작한다. 그러나 싸이리스터 양간에 약간의 on-state 전압 강하가 있다. 이 전압 강하를 VT로 칭하며, 수 전압치에 해당한다. 이것으로 인한 손실이 싸이리스터 손실의 대부분을 차지하기 때문에 매우 중요하다. 싸이리스터의 도통 손실은 그림 7과 같이 온상태에서의 전압 강하에 전류를 곱하여 얻는다^[5].

온상태 전압은 상수가 아니며, 전류가 증가함에 따라 증가하고, 온도에 따라 변한다.

간단한 on 상태 전압 강하 모델은 그림 7에 보여진 직선 근사이다. 직선 근사에서 on 상태 전압 강하는 고정된 문턱 전압 V0와 기울기 저항 R0로 표현된다. 문턱 전압 V0는 싸이리스터에 따라 다르며, 일반적으로 약 1.2V이다. 기울기 저항 R0는 실리콘 두께와 면적의 함수이며, 넓은 면적과 얇은 두께의 실리콘일수록 R0의 값은 작아진다.

이 모델은 매우 낮은 전류(정격 전류의 10%)와 매우 높은 전류(정격 전류보다 훨씬 높은)에서는 충분히 정확하지 않다. 정확도를 높이기 위해 전류의 log값과 전류의 제곱근을 더하여 식(3)와 같이 표기되며, 이에 대한 그래프는 그림 8에 나타내었다^[6].

턴온상태에서의 전압은 온도에도 의존한다. 온도가 증가함에 따라 문턱 전압은 감소하지만, 기울기 저항은 증가하는 경향이 있다. 온도가 증가할 때, 낮은 전류 값에서 턴온 상태 전압 강하는 감소하게 된다. 그러나 특정한 전류 값 이상에서는, 턴온 상태 전압 강하는 온도가 증가함에 따라 증가할 것이다.

일반적으로, 크로스오버 전류는 대용량의 싸이리스터의 경우 수 kA이다. 이것은 싸이리스터가 동작하는 정격 전류에서 턴온상태 전압 강하는 온도에 상대적으로 둔감하고, 온도의 영향은 일반적으로 무시할 수 있다. 컨버터 고장 동안 발생할 수 있는 높은 전류에서 온도의 영향은 매우 중요해지며, 적절한 온도 의존 턴온 상태 모델이 필수적이다.

4.1 HVDC 설계 시 댐핑회로의 필요성

전류형 HVDC 시스템에서 교류를 직류로 변환하거나, 직류를 교류로 변환할 때에 싸이리스터 소자를 사용한다. 시스템의 경제성과 신뢰성을 보장하기 위해서는 시스템이 정지하지 않고 계속 운전이 되어야 하므로 변환 소자인 싸이리스터를 충분히 보호할 수 있는 소자들을 포함해야한다. 분압저항, 댐핑저항, 댐핑커패시턴스 등이 싸이리스터를 보호하는 소자들인데, 이 중에서 댐핑회로는 싸이리스터의 정류과정에서 수 없이 수행하는 턴온, 턴오프 시에 발생하는 과전압, 과전류를 원천적으로 차단하므로 밸브 설계 시에 가장 중요한 부분 중 하나이다. 따라서 싸이리스터의 턴온, 턴오프시 전압, 전류 특성과 손실 등을 분석하여 최적의 댐핑회로를 설계해야 한다.

4.2 댐핑회로 설계시 고려사항

싸이리스터를 이용한 전력회로에서 싸이리스터가 턴온 혹은 턴오프 될 때 싸이리스터의 손상 및 오동작을 막기 위하여 보호회로를 추가한다. 즉, 싸이리스터가 턴온 될 때 갑작스러운 전류 변화율(di/dt)에 의한 싸이리스터의 손상을 막기 위하여 각 상마다 리액터를 연결한다. 또한 싸이리스터가 턴오프가 될 때 인덕턴스 및 싸이리스터의 내부에 축적되어 있던 역회복 전하에 의한 역전압 스파이크와 전압 변화율(dv/dt)을 제한하기 위하여 싸이리스터와 병렬로 R-C 댐핑회로를 사용한다^[5]. 댐핑회로 설계 시에는 표 1과 같은 파라미터들을 기본적으로 필요로 한다.

싸이리스터의 턴오프 모델은 그림 10에 나타낸 역회복 전류(ir) 특성을 알아야 세울 수 있다. 그런데 최대 순방향전류(IF)에서 최대 역회복 전류(IRM)까지 감소하는 전류변화율인 턴오프 시의 전류변화율(dir/dt)은 인가전압(V)과 회로 인덕턴스(L)의 비(V/L)로 정해진다. 여기서, 최대 역회복 전류 (IRM)은 규격 표에 나타나 있지만 지수 함수적으로 감소하는 전류특성을 구하기 위해서는 ir = IRMe-t/τ에서 시정수 τ를 알아야 한다. 그런데 그림 10에서 서는 역회복 전류(ir)이 최대 역회복 전류(IRM)에서 0.1*IRM까지 감소하는 시간이므로 tj를 알면 τ를 구할 수 있다.

4.3 밸브 주요 사양

500kV HVDC 프로젝트 설계서에서 제시한 밸브의 주요 사양치는 표 2와 같다.

500kV HVDC 시스템에서 사용된 싸이리스터는 인피니온사의 T2871N이고, 기존에 우리나라에 설치 운전중인HVDC 시스템에서 사용된 것과 같은 타입이지만, 프로젝트마다의 싸이리스터의 전압, 전류 특성을 튜닝해서 사용하므로 두 프로젝트에 사용된 값들은 다소 차이가 있다. 그 중에서 댐핑회로 설계시에 고려해야 하는 가장 중요한 요소는 dv/dt 값으로, 제주 No.2 HVDC에서는 2000[v/㎲]가 사용이 되었지만, 해당 프로젝트에서는 7000[V/㎲]가 사용이 되었다. 500kV HVDC 시스템의 설계서에서 제시한 밸브당 댐핑회로와 DC 균압회로의 값은 다음의 표 3과 같다.

밸브는 6개의 레벨로 구성이 되어있다. 그림 11는 500kV HVDC 시스템에서 싸이리스터 밸브 회로를 나타낸다. 각 싸이리스터 밸브는 6개의 레벨로 구성되어 있다. 한 레벨당 사용되는 댐핑저항은 $R_{d}=\dfrac{1}{\dfrac{1}{144}+\dfrac{1}{55}}= 39.79[Ω]$ 이고, $C_{d}= 0.5 + 0.5 = 1.0[\mu F]$ 이다.

4.4 역 회복 전하량(Qrr), 최대 역회복 전류(IRM)

댐핑회로 설계를 위해서는 우선적으로 $-di/dt$ 값에 따라 변화는 중요 파라미터인 IRM[A]과 Qrr[mAs] 값을 구해야 한다. 해당하는 값은 그림 12와 같이 싸이리스터 사양서에 나오는 그래프를 이용하였다.

4.4.1 시정수(Γ) 계산

표 2, 표 3을 바탕으로 해당 프로젝트에서 IRM(최대 역회복 전류)의 값을 367 [A]로 우선 정하였다. 그 이유는 500kV HVDC 시스템 밸브 설계에서 제시한 IRM 값의 조건이 VR=0.5 [VRRM], VRM=0.8 [VRRM], Tvj=125 [℃] 일때로, 싸이리스터 사양서에서 있는 dt/di 와 IRM, Qrr 그패프 조건이 일치하기 때문이다. 따라서, 그림 11에서 IRM=367 [A]일 때, -di/dt는 대략적으로 9 [A/㎲]로 정할 수 있다. 또한, Qrr(역 회복 전하량)은 그림 11로부터 21 [mAs], 또는 21,000[μAs]로 추정할 수 있다.

그 다음 단계로 di/dt 조건에 해당하는 시정수 값을 구해야 한다. 식(4)을 사용하면 쉽게 구할 수 있는데, 표 4의 데이터를 대입하면 쉽게 시정수를 구할수 있다 ^[6].

따라서 다음과 같이 구할 수 있다.

$\tau =\dfrac{21· 10^{3}}{367}-\dfrac{367}{2· 9}= 57.22[us]$

4.4.2 역회복 손실 계산

시정수를 구했으면 역회본 손실을 계산할 수 있다. 역회복 손실을 구하는 이유는 식(7)을 이용하면 댐핑저항의 최대값을 구할 수 있기 때문이다. 댐핑저항이 클수록 역회복손실이 증가하게 된다. 참고문헌 ^[7],[8],[9]에 따라서 2가지 방법으로 이를 구하였다. 먼저, 식(5)를 사용하면 쉽게 그 값을 구할 수 있다^[7].

식(5)에서 턴오프시 IRM까지 흐르는 시간 ts는 식(6)을 이용하여 구하면, 4[s]가 된다.

따라서, 위의 식(5)를 이용하면, 역회복손실 $P_{av}= 123.767[W]$가 된다.

또한, 다음과 같은 식(7)을 사용하여 구할 수도 있다^[8][9]. 식(7)에서 사용된 리액턴스(L), 전체 리액턴스에 대한 표유리액턴스의 비(KL), 댐핑계수($\zeta$)는 식(8)∼식(10)을 통하여 구한다. LT는 표유리액터를 포함한 회로에 적용된 전체 리액턴스의 값으로 실제로 회로에 발생되는 표유리액턴스(Ls)는 회로의 성능에 영향을 거의 미치지 않는 매우 작은 값이므로, 계산을 위해 10[$u H$]로 가정하였다.

식(7)을 사용하여 역회복 손실을 구한다. 이 식에 표 8의 데이터를 입력하면 역회복손실 $P_{av}= 119.494[w]$ 로 구할 수 있다.

두 가지의 방법으로 역회복 손실을 구해보니 결과값은 123.767[W], 119.5[W]로 대략적으로 비슷하다는 것을 확인할 수 있었다.

4.5 댐핑저항의 최대값(Rmax) 계산

식(12)를 이용하면 최대 댐핑저항 Rmax를 구할 수 있다. 식(12)에 표 7의 데이터와 앞에서 구한 역회복 손실값을 대입하면, Rmax는 454[Ω]가 된다.

그림 13과 같이, 댐핑저항이 커질수록 식(8)에 따라서 (dv/dt)max 값은 비례적으로 커지게 된다. 따라서, 싸이리스터 설계치에서 제시한 턴 오프 시 최대 전압변화율 범위 내에서 댐핑저항을 구해야 하므로, 해당 설계서에서 최대의 댐핑저항 값은 454[Ω]이다. 그러나 싸이리스터의 성능을 보장하면서 그 기능을 유지하기 위해 허용되는 최대 역전압 변화율은 작아야 하므로, 댐핑저항을 최대한 작게 설계를 하는 것이 좋다.

4.6 댐핑저항의 최대값(Rmax) 일 때 댐핑커패시턴스(Cd) 최소값 계산

댐핑저항값이 클수록 싸이리스터의 에노드, 캐소드 간 인가되는 최대 전압 스파이크(Vd)와 턴 오프시 전압 변환율(dv/dt) 값은 상대적으로 커지게 되어 싸이리스터가 과전압에 대한 영향을 받을 수 있다. 한편, 식(13)은 최 di/dt을 이용하면 그림 13과 같이 댐핑저항과 댐핑커패시턴스는 역비례 관계를 형성하므로, 최대 댐핑 저항일 때 최소의 댐핑 커패시터를 구할 수 있게 된다^[6][8]. 식(14)∼식(18)에서 구한 값들은 표 8과 같고, 해당 값들을 식(13)에 대입을 하면 최소 댐핑 커패시턴스를 구할 수 있다. 따라서, Cmin 값은 0.127 [μF] 이다.

여기서 역회복전류($i_{r}$)는 식(14)와 같다.

식(14)에 사용된 K, $w_{o}$, $w_{r}$, A1, A2는 식(15)∼식(19)를 통해서 구할 수 있다.

그림 14와 같이, 댐핑 커패시턴스 값이 커질수록 Vd_max 가 작아지므로 C 값이 커질수록 댐핑효과가 좋다고 볼 수 있지만, 댐핑커패시턴스가 어느 한계점 이상 증가하게 되면 댐핑 효과는 줄어들고 손실만 늘어나게 된다.

4.7 댐핑커패시턴스(Cd) 최대값 계산

싸이리스터 턴온, 턴오프 시 댐핑의 효과를 좋게 하려면 댐핑커패시턴스가 커야 된다. 그러나, 댐핑커패시턴스가 지나치게 크게 되면 식(20)와 같이 손실이 커패시터 값에 비례하여 증가되고, 댐핑 효과도 둔화되게 된다. 따라서, 댐핑커패시턴스의 최대값을 지정해 주어야 한다.

싸이리스터 턴오프시 댐핑 저항에서 소모되는 최대 손실은 500kV HVDC 시스템의 손실보고서 ^[11]에서 제시한 값으로 계산하였다. 해당 보고서 ^[11]에서 댐핑회로에서 발생되는 손실값은 인버터단 변환소 기준으로 3121[w]로 제시하였다. 따라서, 이때 해당하는 커패시터의 값은 다음 식(20)을 이용하였다^[9].

식(20)에 표 9의 값을 대입하면, 최대 댐핑 커패시터는 2.03 [㎌] 로 구할 수 있다.

4.8 댐핑저항 최소값(Rmin) 계산

댐핑커패시터 최대값일 때 최소값의 댐핑저항은 식(21)을 사용하면 쉽게 구할 수 있다. 즉, 임계댐핑의 경우로 $W_{o}=\zeta$ 식을 사용하면 Rmin을 쉽게 구할 수 있다^[8][10].

따라서, 댐핑저항의 최소값(Rmin)의 값은 37.74 [Ω]이 된다.

4.9 댐핑회로 설계 결과 적정성 검토

지금까지의 계산한 싸이리스터 레벨당 댐핑저항과 댐핑커패시터의 범위는 다음과 같다.

37.74 [$Ω$]〈 R〈 454 [$Ω$]

0.127 [$u F$]〈 C〈 2.03 [$u F$]

그림 14는 500kV HVDC 시스템에서 실제한 사용하고 있는 댐핑회로의 값 R=39.79[Ω], C=1.0 [㎌]을 식(13)에 대입하였을 때로, 턴오프시 시간변화에 따라 발생하는 역전압 최대스파이크의 변화를 나타내는 그래프이다. 그림 15와 같이 역전압 최대 스파이크는 8260[V]이며, 이때의 턴 오프 시 전압 변화율은 6831[kV]이다. 표 2에 명시한 500kV HVDC 밸브에 대한 설계 기준치와 값이 유사하게 나오는 것을 볼 수 있다.