1. 서 론

본 논문에서는 기존 “비동기 역상전류 차동 계전⁽¹⁾” 알고리즘을 개선하여 제안하는 “비동기 정상전압을 이용한 역상 전류 차동 계전” 알고리즘을 검증한다. 기존 한전(KEPCO) 154[kV] 송전선로 계통의 주보호 계전 요소로 비율차동 계전방식이 사용되고 있다. 비율차동 계전 알고리즘은 보호 구간 양단의 전류의 벡터 합(동작 전류)와 스칼라 합(구속 전류)의 비를 이용하여 고장을 판단한다. 이 때 고장 전 부하 전류의 영향 및 고장 저항의 영향으로 구속 전류의 크기가 동작 전류의 크기에 비해 매우 클 경우 비율차동 계전 알고리즘이 부동작 할 가능성이 있고, 또한 데이터의 시각 동기화가 필수적이다. 따라서 비율차동 계전 알고리즘이 부동작하는 경우를 극복 할 수 있는 “비동기 역상전류 차동 계전” 알고리즘을 제안했었다. 이 알고리즘은 고장 후 역상 분 동작 전류와 구속 전류가 비례하며 증가하는 특성과 동작 전류를 양단 전류의 스칼라 합에 방향 요소인 α를 포함하여 계산하는 것을 통해 고장 저항의 영향 및 시각 동기문제를 해결하였다. 하지만 앞에서 제안한 알고리즘의 문제점이 발견 되었다. 그 문제점은 고저항 사고 시 실계통에서 역상 전압의 크기가 작아 측정이 어려울 뿐 아니라 신뢰할 수 없는 값이라는 점이다. 이 문제를 개선하여 본 논문에서 “비동기 정상전압을 이용한 역상 전류 차동 계전” 알고리즘을 제안하고, 그 후 IEC 61850 데이터 기반 중앙 집중식 변전소 환경을 동일하게 모의하기 위해 하드웨어 기기로 구축 한 후 중앙 IED(Intelligent Electronic Device)에서 송전 선로 후비보호에 사용될 계전 알고리즘을 검증 한다. 유연한 전력 시스템 보호 및 제어 기기의 관리 및 운영을 위한 유연한 서비스에 대한 요구가 증가함에 따라, 중앙 집중식 보호 시스템의 개념이 다시 부각되었다. 사실 중앙 집중식 변전소 보호 시스템은 새로운 기술은 아니다. 이미 1969년 첫 발표된 보호 시스템 방식이다⁽²⁾. 전력망을 구축하는 기본 기능들은 몇 년 동안 변하지 않았다. 하지만 배전 네트워크의 다른 요소들을 감시, 통제 보호할 필요성이 높아짐에 따라 최근 끊임없이 변화하는 데이터 처리 및 통신 기술의 도움을 받아 이를 실현 하고자 하였다. 특히 최근 발전한 이더넷, 컴퓨터 기술 및 국제 표준을 활용하여 중앙 집중식 변전소 보호 시스템이 활발히 연구되고 있다. 중앙 집중식 변전소 보호 시스템은 IEC 61850 표준에 정의된 객체 모델과 인터페이스의 개발에 의하여 가능하게 되었다^(3-4). IEC 61850은 IEC TC 57 WG에서 제정한 변전소 자동화를 위한 국제 표준으로서 2003년 출시된 이래로, 변전소뿐만 아니라 전력 시스템 유틸리티의 자동화를 목표로 IEC 61850 Ed.2로 개정되었다. 주요 특징으로는 XML을 기반으로 한 SCL(Substation Configuration Language)의 사용으로 시스템의 엔지니어링이 단순하다는 점과 데이터 구조 및 통신 방법의 표준화를 통한 상호운용성의 확보 등을 갖는다. 이러한 국제 표준의 발전과 전력계통의 환경 변화에 대응하기 위해 국내에서도 2013년 이후 새롭게 건설되는 154[kV] 디지털 변전소에 IEC 61850 기반 장치들이 배치되고 있다⁽⁵⁾.

IEC 61850은 다른 형태의 보호와 응용 프로그램에 사용될 수 있는 IED들 간의 데이터 교환을 위한 몇 가지 방법을 정의한다. 그 중 하나인 GOOSE(Generic Object Oriented Substation Event) 메시지는 IED들 간의 Peer-to-Peer 고속 데이터 전송을 통해 일반적으로 트립 신호를 전송한다^(6-7). 본 논문에서는 페이저 데이터를 취득하여 중앙 IED에서 후비보호를 수행하는 “station bus” 기반의 중앙 집중식 변전소 후비보호 시스템을 구성하였다. 본 시험 환경에서 “Smart IED”라 명명한 local IED들은 중앙 IED로 페이저 데이터를 전송한다. 페이저의 경우 순시 데이터에 비해 데이터의 양을 줄일 수 있으므로 중앙집중식 보호 시스템에서 중요한 통신 트래픽을 감소시킬 수 있다. 또한 Smart IED에서 중앙 IED로 페이저를 전송 할 때 통신 인터페이스는 GOOSE를 사용하였다. 마지막으로 본 논문의 시험 환경에서 Smart IED는 TI사의 TMS320C6678 멀티코어 DSP와 ARM 기반 멀티프로세서 EVM 보드인 AM5748 EVM(Evaluation Module)보드를 이용하였고, 중앙 IED는 서버 PC를 이용하여 구현하였다. 각 IED들은 SISCO 사의 MMS Ease Lite Library 6.2ver 툴을 사용하였으며 Server 예제를 기반으로 개발하였다. 그리고 실험 모의 계통으로는 실시간 디지털 시뮬레이터인 RTDS(Real Time Digital Simulator)의 전용 소프트웨어인 RSCAD를 이용하여 실계통 모의시험 절차서 기반의 154[kV] 송전선로를 설계하고 송전선로 양단에서 128 Sampling 전압, 전류데이터를 계측하도록 모의하였다.

2. IEC 61850 기반의 중앙 집중식 보호방식

2.1 IEC 61850 GOOSE

GOOSE(Generic Object Oriented Substation Event) 모델은 변전소 내부의 이벤트 값을 시스템 전체에 빠르고 안정적으로 전송하도록 제공한다. GOOSE 메시지는 이더넷 멀티 캐스트를 통해 IED(Intelligent Electronic Device)에서 “publish”하므로 다른 IED에서 “subscribe”할 수 있다. GOOSE 메시지는 데이터셋을 기반으로 한다. 데이터셋 내 의 LN(Logical Node)의 값이 바뀌면 정보의 이벤트 발생으로 간주하여 즉시 GOOSE 메시지를 송신한다. GOOSE 모델은 전송 당시의 패킷이나 장치가 손실 될 경우를 대비 해 재전송 기능을 지원하여 데이터 전송의 신뢰성을 확보한다. 재전송 기능은 SqNum(Sequence Number)가 증가하며 패킷에 표시가 되고, 새로운 이벤트 발생 시 0으로 초기화 되며 StNum(State Number)가 1씩 증가하게 된다.

그림. 1. 중앙 집중식 보호 시스템 개념도

Fig. 1. Centralized Protection System Concept Diagram

3. 비동기 정상전압을 이용한 역상전류 차동 알고리즘

본 논문에서 제안하는 송전선로 후비 보호 알고리즘은 “비동기 정상전압을 이용한 역상전류 차동 알고리즘” 이다. “인접변전소의 IEC 61850 비동기 데이터를 이용한 역상전류 차동방식 기반 송전선로 후비보호 기술 개발”에서 제안하는 알고리즘을 수정 및 보완하여 사용하였다. 기존 역상전류 차동 알고리즘은 동작 전류를 송수전단 역상전류의 스칼라 값에 방향성을 판단하는 α 요소를 포함함으로써 시각 비동기 상태에서도 동작하도록 설계된 알고리즘이다. 이 알고리즘은 고장 후 역상 분 동작 전류와 구속 전류가 비례하며 증가하는 특성 때문에 기존 87P 계전기보다 구속 전류 크기(고장 전 부하전류 및 고장저항)의 영향에 강인하다는 장점이 있다⁽⁸⁾. 기존 알고리즘의 방향성을 판단할 때 사용한 데이터는 양 단 계전점에서의 역상전압, 역상전류의 위상차를 이용하였다. 기본적인 자기단 방향 판단 기준의 개념은 역상전류의 방향이 고장 저항의 크기에 상관없이 고장 방향으로 흐른다는 것이고, 1선 지락 고장 시의 예를 그림 2, 3에 나타내었다. 1선 지락 내부 고장 시 정상 전압과 역상 전압의 위상은 같고, 역상 전류는 그림 2에 표시된 $I_{M 2}$와 고장 전류의 위상이 같아 자기단 사고 방향 판단 시 동작 위상 특성 내에 형성된다. 그리고 1선 지락 외부 고장 시 정상 전압과 역상 전압의 위상은 같고, 역상 전류는 그림 3에 표시된 $I_{M 2}$와 고장 전류의 위상이 반대로 나타난다. 그러므로 자기단 사고 방향 판단 시 동작 위상 특성을 만족하지 못한다. 하지만 실 계통에 적용할 경우 고 저항 사고 시 계통 역상전압의 값이 작아 CVT 에러에 의한 오동작이 발생 할 수 있다는 문제점을 발견했다. 그 예로 154[kV] 계통 기준 고장 지점 50[%] 고장저항 100[Ω] a상 지락 모의 시 역상전압이 1.08[kV]로 정격전압의 2.1[%]인 것을 확인 할 수 있었다. 고장 판단 시 사용될 최소 전압 정정 값은 “방향성 과전류 계전기 내부 상수”⁽⁹⁾를 참고한 최소 전압 정정 값으로 기준 전압의 10[%]라고 정의되어 있다. 이러한 데이터를 바탕으로 고 저항 사고에 대한 고장방향 판별기준으로 역상전압이 부적절하다고 판단했다. 그렇기에 본 논문에서 제안하는 알고리즘에서는 비동기 역상전압 대신 비동기 정상전압을 활용하여 방향성을 판단한다. 정상전압은 고저항 사고 시 크기의 변화가 2[%] 미만이므로 신뢰할 수 있는 데이터라고 판단할 수 있다. 정상전압을 기준으로 고장을 판단하기 위해 각 계전점에서 방향성을 판단하는 특선 곡선 또한 새롭게 적용하였다. 정상전압을 기준으로 할 경우 지락 고장과 단락 고장 시 방향 판단 기준인$\angle I_{M 2}-\angle V_{M 1}$가 자기단 기준 180°의 차이가 나기 때문에 고장 판별 동작 특성 곡선을 따르기 힘들다. 그래서 새롭게 제안하는 판별 방법으로는 표 2, 3의 판단 기준으로써 송전단 비동기 정상전압에 대한 역상전류의 위상차인 $\theta_{21}^{S}$에서 수전단 비동기 정상전압에 대한 역상전류의 위상차인 $\theta_{21}^{R}$을 빼준 값을 사용한다. 그 결과 내부 고장 시 판단 기준의 위상차는 90° 이하, 외부 고장 시 180° 내외로 나타나는 것을 확인하였고, 본 논문에서 제안하는 알고리즘에서는 90°를 고장 판별 기준으로 사용하였다. 이는 154[kV] 모의 계통에서 모의 실험한 결과인 표 2, 3에서 확인 할 수 있다. 그리고 알고리즘 구현 시 위에서 언급한 최소 전압 정정 값으로 기준전압의 10[%]와 sampling 오차로 인한 알고리즘의 오동작을 방지하기 위해 역상 과전류 요소를 포함하였다.

그림. 2. 지락 내부 고장 시 역상전류와 전압의 방향 비교

Fig. 2. Comparison of the Direction of Voltage with Negative-sequence Current in the Internal Grounding Fault

그림. 3. 지락 외부 고장 시 역상전류와 전압의 방향 비교

Fig. 3. Comparison of the Direction of Voltage with Negative-sequence Current in the External Grounding Fault

그림. 4. 알고리즘 순서도 비교

Fig. 4. Algorithm Flowchart Comparison

4. 사례 연구

4.1 시험 환경

본 연구를 위한 시험 환경으로는 TI사의 AM5748 EVM보드로 구성된 Smart IED1, Smart IED2와 서버 PC로 구성된 Central IED1, RTDS로 구성되었다. 각 IED 개발에 사용된 툴은 SISCO 사의 MMS Ease Lite Library 6.2ver이며 Server 예제를 기반으로 구현하였다. 송전선로 양단의 전압, 전류 계측 IED인 Smart IED1, Smart IED2의 ADC Sampling 주기는 128 Sampling이며 DFT 연산 주기는 50[ms]로 연산하여 해당 LN(Logical Node)에 내부 매핑한다.

4.1.1 AM5748 EVM보드

시험 환경 구성 시 Local IED를 담당하는 Smart IED 구현 시 사용되는 보드는 TI사의 TMS320C6678 멀티코어 DSP와 ARM 기반 멀티프로세서 EVM보드인 AM5748 EVM보드이다. AM5748 EVM보드는 직접 A/D Conversion이 불가하기 때문에 ADS5788 ADC 보드를 SPI(다채널 전압 전류 신호, Serial Processor Interface)로 연결하여 사용한다. RTDS 아날로그 출력을 디지털 신호로 변환하여 16bit ADC Data로 EVM 상에 전송한다. AM5748 EVM보드는 DSP 코어 2개, ARM 코어 2개로 이루어져 있으며 본 논문의 시험에서는 DSP, ARM 코어 각각 1개씩 사용한다. 본 시험을 위한 Smart IED는 계측된 순시 값을 페이저로 연산하여 IPC(Inter Processor Communication)를 통해 ARM 코어와 데이터를 공유하는 DSP 코어, linux 기반으로 계전 알고리즘 수행 및 IEC 61850 기반 GOOSE 메시지를 송신하는 ARM 코어로 구현한다.

그림. 5. 시험환경

Fig. 5. Test environment

4.1.2 Smart IED1, 2

TI사의 AM5748 EVM보드로 구성된 Smart IED1, Smart IED2는 송전선로 양단 전압, 전류 a, b, c상을 계측하고 역상전압, 전류, 정상전압, 전류 페이저 크기, 위상을 연산하여 IEC 61850에서 정의하는 시퀀스 LN(Logical Node)인 MSQI에 내부 매핑 후 GOOSE로 Central IED1에 전송한다. GOOSE 송신 주기는 업데이트 주기와 같은 50[ms]이다.

4.1.3 Central IED1

서버 PC로 구성된 Central IED1은 Smart IED1, Smart IED2에서 전송한 역상, 정상전압, 전류 시퀀스 데이터를 수신한다. 수신 후 본 논문에서 제안하는 역상전류차동 계전 알고리즘을 수행하고 차단기 트립 신호를 GOOSE로 송신한다. 이때 차단기 트립 신호는 IEC 61850에서 트립 상태를 관장하는 LN (Logical Node)인 PTRC를 사용한다. GOOSE 데이터 수신 시 SCD파일의 Inputs 영역에서 정의하는 Extref에 따라서 해당 LN에 매핑하여 알고리즘 연산을 수행한다.

4.1.4 RTDS

제안하는 비동기 정상전압을 이용한 전류차동 계전 알고리즘의 검증을 위한 시험 모의 계통을 RSCAD를 통해 모의한다. 모의 시 고장 종류 및 고장 거리, 고장 저항값 또한 RSCAD를 통해 변경하며 시험을 진행한다. 모의 시작 시 송전선로 양단의 전압, 전류 a, b, c 상 아날로그 값이 Smart IED인 AM5748 EVM보드로 출력된다. 알고리즘 정상 동작 시 RSCAD에서 고장 트립 GOOSE 메시지인 “PTRC.Op.general” = 1을 수신하면 RSCAD 내 GOOSE 수신 램프에 불이 들어오며 시험이 종료된다. 이와 반대로 알고리즘이 동작하지 않거나, 고장이라 판단되지 않을 경우에는 “PTRC.Op.general” = 0으로 RSCAD 내 GOOSE 수신 램프에 불이 들어오지 않는다.

그림. 6. RSCAD로 모델링한 154kV 송전모의계통

Fig. 6. 154kV Simulation Transmission System Modeled with RSCAD

표 4. 시험모의 계통 파라미터

Table 4. Simulation System Parameters

항목	데이터( @ 100 MVA Base)			비고
전원단	Source 1	$R_{1}+j X_{1}$	0.081+j0.866	\begin{align*} CT : 2000/5 A\\ PT :\dfrac{154k V}{\sqrt{3}}/\dfrac{100V}{\sqrt{3}} \end{align*}
		$R_{0}+j X_{0}$	0.384+j1.956
	Source 2	$R_{1}+j X_{1}$	0.231+j1.568
		$R_{0}+j X_{0}$	0.939+j4.581
송전 선로	#1 T/L	$R_{1}+j X_{1}$	0.459+j3.635
		$R_{0}+j X_{0}$	2.51+j11.01
		$Y_{1}$	j2.97
		긍장	25.911km

그림. 7. 시험모의 계통 단선도 및 시험 구성도

Fig. 7. Simulation System Circuit And Test Configuration

RTDS를 이용한 비동기 정상전압을 이용한 전류차동 계전 알고리즘의 타당성 검증 시험을 위해 RTDS 전용 소프트웨어인 RSCAD를 이용하여 154[kV] 시험 모의 계통을 구현하였다. 계통 파라미터는 표 4의 실계통 파라미터를 참조하였다. 또한 Central IED1과 RTDS의 GOOSE 통신을 위해 GTNET 카드와 모듈을 사용하였다.

그림. 8. 모의 순서도

Fig. 8. Flowchart

4.2 시험 결과

154[kV] 시험 모의 계통에서 위 알고리즘의 검증을 위한 시험을 모의한다. 제안하는 알고리즘과 기존 알고리즘과의 비교를 위한 실험을 먼저 모의하였다. 실험은 각각 a상 지락, bc상 단락 고장을 고장 지점 50[%], 고장저항 0.1, 50, 100, 150[Ω]으로 모의 하여 알고리즘의 정상 동작을 확인한다. 그림 7은 a상 지락 송전단 계전점 기준 내부고장 거리 50[%] 0.1[Ω] 실험에 대한 각 알고리즘의 동작 상태를 보여준다. 동작 기준은 트립 신호인 GOOSE “PTRC.Op.general”의 값으로 판단한다. 그 후 제안하는 알고리즘의 송전계통 후비보호에 대한 검증을 위해 모의 계통에서 내부고장 시 고장 거리를 송전단 계측 점 기준으로 15, 30, 50, 75[%], 고장저항을 0.1, 50, 100, 150[Ω]으로 바꿔가며 각각 시험한다. 시험 시 고장 모의는 a상 지락, bc 단락 고장을 사용한다. 또한 외부 고장 모의 시에도 똑같은 환경으로 각각 시험한다. 모든 시험은 case별 10회씩 진행하여 한번이라도 오동작 시 오동작으로 판단한다. 표에 정상 동작 시 O, 부 동작 시 X, 오동작 시 △로 표시한다. 실험 결과를 확인하면 기존 역상전류 차동 알고리즘의 지락 고장 및 고 저항 단락 고장 판별이 불가능하고 제안하는 알고리즘에서는 최대 150[Ω]까지 지락, 단락 고장이 판단 가능한 것으로 나타났다. 또한, 제안하는 알고리즘으로 내부고장 시 정상 동작을, 외부 고장 시 부 동작함을 알 수 있다. 시험에 사용된 특성곡선 정정 값은 기존 전류차동 계전기의 정정요소를 사용하였다.

그림. 9. 고장저항 0.1Ω 내부고장 거리 50% a상 지락 고장 모의 결과

Fig. 9. Fault Resistance 0.1 Internal Fault Distance 50% a Phase Ground Fault Simulation Result

표 5. 기존 알고리즘과의 비교 실험 결과

Table 5. Comparison Test Results with an Existing Algorithm

참고문헌 (1)에 나타난 방식	본 논문에서 제안한 방식
A상 지락	BC상 단락	A상 지락	BC상 단락
0.1	X	O	O	O
50	X	X	O	O
100	X	X	O	O
150	X	X	O	O

표 6. 내부, 외부 고장 시 시험 결과

Table 6. Internal, External Fault Test Result

		송전단 계전점 기준 고장 거리[%]
고장 저항 [Ω]		내부고장				외부 고장
		15	30	50	75	15	30	50	75
지락	0.1	O	O	O	O	X	X	X	X
	50	O	O	O	O	X	X	X	X
	100	O	O	O	O	X	X	X	X
	150	O	O	O	O	X	X	X	X
단락	0.1	O	O	O	O	X	X	X	X
	50	O	O	O	O	X	X	X	X
	100	O	O	O	O	X	X	X	X
	150	O	O	O	O	X	X	X	X

5. 결 론

본 논문에서는 비동기 역상전압을 이용한 역상전류 차동계전 알고리즘의 오부동작을 초래할 수 있는 역상전압 측정 문제를 해결하기 위해서 비동기 정상전압을 이용한 역상전류 차동계전 알고리즘을 제안하였으며 IEC 61850 기반 중앙집중식 디지털 변전소 환경에서 후비보호에 활용이 가능함을 검증하였다. 중앙집중식 변전소 보호 환경을 구성하기 위해 TI사의 AM5748 EVM보드와 서버 PC를 이용하여 시험 환경을 구성하여 RTDS를 사용하여 시험을 모의하였다. 본 시험에서는 시험환경 구성 시 IED 간의 시각 동기를 고려하지 않은 시각 비동기 상황에서 시험을 진행하였다. 또한, 기존 “비동기 역상전류 차동방식 보호 계전 알고리즘”의 한계점을 확인하고 새롭게 제안하는 “비동기 정상전압을 이용한 역상전류 차동계전 알고리즘”의 정상 동작을 비교 및 검증하였다. 그 후 제안하는 알고리즘의 송전선로 후비보호에 대한 검증을 위하여 154[kV] 실 계통 송전선로에서 발생할 수 있는 대부분의 case를 모의하였다. 고장저항 및 송전단 기준 고장 거리, 전압 위상을 변화시키면서 시험을 진행한 결과 기존 알고리즘은 지락 사고 및 고 저항 단락 사고 시 검출이 불가능하지만 제안하는 알고리즘은 최대 150[Ω]까지 지락, 단락 고장 검출이 가능한 것을 볼 수 있었다. 또한, 내부 고장 case에서 모두 동작함을 확인하였고, 외부 고장 case에선 모두 부 동작함을 확인할 수 있었다. 위 실험을 통해 수정된 역상전류 차동 알고리즘이 송전선로 후비보호에 적합함을 확인 할 수 있었다. 본 논문에서는 계전 알고리즘의 검증에 초점을 맞추고 있어서 IEC 61850 기반 중앙집중식 디지털 변전소 후비보호 시험 환경 구성 시 오직 GOOSE 메시지로만 구성하였다. 추후 연구 사항으로는 IEC 61850 90-5 TR⁽¹⁰⁾에서 정의하는 UDP/IP 기반 Routable GOOSE(R-GOOSE)를 활용하여 시험 환경 구성 시 수전단 측 계전점을 외부 변전소 데이터라 가정하고 시험을 진행하고, 또한 후비보호 동작 시간 기준에 만족할 수 있는지에 대한 시험 및 연구도 진행할 예정이다.