1. 서 론

최근, 신 기후체제 에너지 패러다임 전환을 위한 고효율 전력망에 관심이 증대하고 있다. DC 배전은 PV 및 ESS 등의 DERs (Distributed Energy Resources)와 연계할 수 있으며 IDC (Internet Data Center), EV (Electric Vehicle)와 같은 DC 부하 증가에서도 5~20%의 전력변환 손실을 줄일 수 있다. LVDC Microgrid는 도서지역, 격오지, 건물 등 작은 지역의 전력 공급 안정성과 효율을 높일 수 있는 소규모 전력망이다. 이는 독립운전이 가능하고 재생에너지원의 수용성도 제고할 수 있다^(1~3).

국내에서는 2016년도부터 약 70가구가 있는 진도 서거차도를 DC Island로 구성하여 AC 계통 대비 에너지효율이 10% 향상을 보였다. 또한, 고창에 LVDC 실증시험센터를 구축하여 실증연구에 활용하고 있다. 핀란드에서는 세계 최초로 Suur- Savon에 ±750Vdc Bi-pole LVDC 선로를 구축하였으며, 미국에서는 Bosh DC 빌딩, 네덜란드 Lelystad 공항 직류전원 공급 등을 실증하고 있다^(4~7). 하지만, LVDC Microgrid는 전원 공급의 신뢰성과 안전성이 중요하기 때문에, 비접지인 IT (Isolated Terre) 접지시스템으로 구성되는데, 지락고장이 발생하여도 고장전류의 경로가 없고, 정상상태 전류에 비하여 큰 차이가 나지 않기 때문에, 고장 검출이 매우 어렵다^(8,19).

웨이브릿 변환 (WT : Wavelet Transform)은 전력계통의 과도현상 분석 및 신호식별에 용이한 도구로서, 전력용 변압기 보호를 위한 재귀적 위상 추정 기법에 WT를 적용하였고⁽⁹⁾, LVDC Microgrid의 단락고장 및 고저항 고장 보호를 위한 효과적인 WT 기반 고속 고장 보호 체계가 제안되었다⁽¹⁰⁾. 또한, 위상 추정을 위한 적응형 WT 기반 방법 및 전력계통의 실시간 모니터링, 제어 및 보호를 위한 응용 프로그램⁽¹¹⁾과 AC 및 DC의 비접지 계통에서의 절연측정에 관한 연구⁽¹²⁾, WT와 인공신경망(ANN)을 사용하여 비접지 PV 계통에서의 고장점 표정⁽¹³⁾, WT와 결정 트리를 결합하여 Microgrid에 대한 지능형 보호기법이 제시되었다⁽¹⁴⁾. 근래, WT를 사용하여 링형 LVDC 계통에서의 단락고장 고속 검출 기법⁽¹⁵⁾, LVDC Microgrid에서 WT 기반의 고장점 표정, WT와 ANN을 결합하여 DC Microgrid의 고장을 판별하고 분류하는 기법이 발표되었다^(16~18). 국내 비접지 LVDC Microgrid 실증에서 지락고장을 검출하는 기기로 ABB와 Bender로 부터 도입한 IMD (Insulator Monitoring Device)가 적용되고 있다⁽¹⁹⁾.

본 논문에서는 비접지 LVDC Microgrid를 대상으로 WT 기반 지락고장 검출 기법을 제안한다. 즉, 펄스 주입 기법 (Pulse Injection Method)을 사용하여 측정된 전류를 여러 가지 마더 웨이브릿 (MW : Mother Wavelet)의 레벨, 차수를 가변하면서 지락고장 검출 기법을 위한 최적의 MW을 도출한다. 먼저, PSCAD s/w를 이용하여 비접지 LVDC Microgrid를 모델링하고, 고장발생점, 고장저항을 가변하며 지락고장을 시뮬레이션 한다. Matlab s/w의 waveletAnalyzer를 사용하여 LVDC Microgrid 지락고장 검출을 위한 MW의 레벨과 차수를 선정한 후, WT 기반 지락고장 검출 기법을 script m파일로 구현한다. 끝으로, 제안된 기법의 성능을 검증하기 위하여 고장발생점 및 고장저항을 가변하면서 다양한 시뮬레이션을 진행하고자 한다.

2. 웨이브릿 변환

WT는 신호 주파수 특성을 추출하고 시간영역에서 정확한 주파수 특성을 찾을 수 있다. 이에 따라, 본 논문에서는 전력계통에서 발생되는 국부화된 과도현상 분석 및 검출에 WT를 활용한다. 이 WT는 다해상도 분석 (MRA : Multi-Resolution Analysis)을 통해 LPF와 HPF를 통과한 샘플링된 신호는 스케일링 함수를 사용한 근사 (Approximation) 계수와 MW 함수를 사용한 상세 (Detail) 계수로 분해된다. 필터의 출력은 메모리 사용 감소와 재구성 (reconstruction) 가능성을 고려하여 2의 다운 샘플링을 한다. 그림 1은 DWT의 다해상도 분석을 나타낸다. 그림 1과 같이 원하는 상세 계수를 얻을 때까지 분해를 반복하는데, $a_{4}$와 $d_{4}$는 레벨 4에서의 근사계수, 상세계수를 나타낸다^(9~11,15~18).

그림. 1. DWT의 다해상도 분석 (4레벨 분해)

Fig. 1. MRA for DWT (four level decomposition)

그림. 2. 펄스 주입 기법의 개략도

Fig. 2. Schematic diagram of pulse injection method

3. DWT 기반 지락고장 검출 알고리즘

4. 사례연구

4.1 비접지 LVDC Microgrid 모델링

그림 3은 PSCAD를 이용한 LVDC Microgrid 모델링은 나타낸다. 계통으로부터 22.9[kV]으로 공급된 전압은 AC/DC 컨버터 기반 Rectifier를 통해 DC ±750[V]로 변환된 후, LVDC Microgrid에 연계된다. LVDC Microgrid는 총 3[km]선로 길이, 125[kW]출력의 PV 2개, 700[kWh]급 ESS, 단방향 및 양방향 DC/DC 컨버터, 선로 및 총 400[kW] DC 부하 등으로 구성하였다. 펄스 신호 발생장치는 Rectifier 앞 차단기 옆에 설치되는데, 크기 50[V], DC 전압 주기 1[s], AC 전압 주기 0.1[s]의 펄스 신호를 발생시켜 LVDC Microgrid에 주입된다⁽⁷⁾.

그림. 3. PSCAD를 이용한 LVDC Microgrid 모델링

Fig. 3. Modeling of LVDC Microgrid using PSCAD

그림. 4. 측정 전류의 db8 DWT 계수값 (position 2, 100[kΩ])

Fig. 4. db8 DWT coefficient value of measured current (position 2, 100[kΩ])

4.3 고장 시뮬레이션

시뮬레이션 조건으로, 고장이 발생한 시각은 PV의 최대 출력과 ESS 방전 상태를 고려하여 3[s]로 설정하였고, 고장발생점은 계통측 AC/DC 컨버터 Rectifier 10[m] 지점 (position 1), PV 앞 지점 (1.5[km], position 2) 지점, 고장저항을 0.1[Ω], 1[Ω], 10[Ω], 100[Ω], 1[kΩ], 10[kΩ], 100[kΩ]으로 가변하면서 1선 지락고장을 시뮬레이션 하였다. 또한, 각 지점의 단락고장, 부하변동 시뮬레이션을 통하여 제시한 기법의 검출 시간과 동작 여부를 검토하였다.

4.3.1 지락고장

그림 5는 고장발생점 position 1의 고장저항 0.1[Ω]의 경우 측정된 전류, DWT 계수값 (db8의 d4) 및 trip 신호를 나타낸다. 그림 5로부터 고장이 발생한 3[s]에서 전류가 약 3.127[mA]로 상승하였고, DWT 계수값은 최대 1.327[mA], trip 신호는 3.032[s]에서 발생한 것을 볼 수 있다. 즉, 고장발생 후 0.032[s]에서 0.1[Ω]의 고장저항을 통한 지락고장이 검출되었다.

그림. 5. 측정 전류, DWT 계수 및 trip 신호 (position 1, 0.1[Ω])

Fig. 5. Measured current, DWT coefficient & trip signal (position 1, 0.1[Ω])

그림 6은 고장발생점 position 1의 고장저항 100[kΩ]의 경우 측정된 전류, DWT 계수값 (db8의 d4) 및 trip 신호를 나타낸다. 그림 6로부터 고장이 발생한 3[s]에서 전류가 약 1.853[mA]로 상승하였고, DWT 계수값은 최대 0.809[mA], trip 신호는 3.032[s]에서 발생한 것을 볼 수 있다. 즉, 고장발생 후 0.032[s]에서 100[kΩ]의 고장저항을 통한 지락고장이 검출되었다.

그림. 6. 측정 전류, DWT 계수 및 trip 신호 (position 1, 100[kΩ])

Fig. 6. Measured current, DWT coefficient & trip signal (position1, 100[kΩ])

그림 7은 고장발생점 position 2의 고장저항 0.1[Ω]의 경우 측정된 전류, DWT 계수값 (db8의 d4) 및 trip 신호를 나타낸다. 그림 7로부터 고장이 발생한 3[s]에서 전류가 약 3.248[mA]로 상승하였고, DWT 계수값은 최대 1.368[mA], trip 신호는 3.032[s]에서 발생한 것을 볼 수 있다. 즉, 고장발생 후 0.032[s]에서 0.1[Ω]의 고장저항을 통한 지락고장이 검출되었다.

그림. 7. 측정 전류, DWT 계수 및 trip 신호 (position 2, 0.1[Ω])

Fig. 7. Measured current, DWT coefficient & trip signal (position 2, 0.1[Ω])

그림 8은 고장발생점 position 2의 고장저항 100[kΩ]의 경우 측정된 전류, DWT 계수값 (db8의 d4) 및 trip 신호를 나타낸다. 그림 8로부터 고장이 발생한 3[s]에서 전류가 약 1.909[mA]로 상승하였고, DWT 계수값은 최대 0.834[mA], trip 신호는 3.032[s]에서 발생한 것을 볼 수 있다. 즉, 고장발생 후 0.032[s]에서 100[kΩ]의 고장저항을 통한 지락고장이 검출되었다.

그림. 8. 측정 전류, DWT 계수 및 trip 신호 (position 2, 100[kΩ])

Fig. 8. Measured current, DWT coefficient & trip signal (position 2, 100[kΩ])

4.3.2 단락고장

그림 9는 고장발생점 position 2의 단락고장의 경우 측정된 전류, DWT 계수값 (db8의 d4) 및 trip 신호를 나타낸다. 그림 9로부터 고장이 발생한 3[s]에서 전류가 –0.276[mA]로 약간 상승하였고, DWT 계수값은 최대 0.085[mA], trip 신호는 발생하지 않은 것을 볼 수 있다. 즉, 제시한 기법은 단락고장에서 오동작하지 않았다.

그림. 9. 측정 전류, DWT 계수 및 trip 신호 (position 2, 단락고장)

Fig. 9. Measured current, DWT coefficient & trip signal (position 2, short fault)

4.3.3 부하변동

그림 10은 부하변동의 경우 측정된 전류, DWT 계수값 (db8의 d4) 및 trip 신호를 나타낸다. 그림 10로부터 고장이 발생한 3[s]에서 전류가 –0.259[mA]로 약간 상승하였고, DWT 계수값은 최대 0.084[mA], trip 신호는 발생하지 않은 것을 볼 수 있다. 즉, 제시한 기법은 부하변동에서 오동작하지 않았다.

그림. 10. 측정 전류, DWT 계수 및 trip 신호 (부하변동)

Fig. 10. Measured current, DWT coefficient & trip signal (load change)

5. 결 론

본 논문에서는 비접지 LVDC Microgrid에서 펄스 주입 기법을 사용하여 수집한 전류를 WT 기반 지락고장을 검출하는 기법을 제안하였다. 여러 가지 MW의 레벨, 차수를 가변하면서 최적의 MW으로 db8의 d4를 선정하였다. PSCAD s/w를 이용하여 비접지 LVDC Microgrid를 모델링하고 고장발생점을 계통측 AC/DC 컨버터 지점과 PV 앞 지점, 고장저항을 0.1[Ω] ~ 100[kΩ]으로 가변하면서 지락고장, 단락고장, 부하변동을 시뮬레이션 하였다. 지락고장을 검출하기 위한 임계값은 지락고장시 최소값보다 작고 단락고장 및 부하변동 시 최대값보다 커야하므로 0.6[mA]로 설정하였다. 수집된 신호를 통한 다양한 시뮬레이션 분석 결과, 제안된 기법은 모든 지락고장을 고장발생 직후 0.032[s]이내에 검출하였고, 단락고장 및 부하변동에서는 오동작하지 않음을 알 수 있었다. 기존에 사용되는 IMD의 경우 누설저항을 측정하여 검출하기 때문에 지락고장을 검출할 때까지의 시간이 5[s]이하 이지만 본 논문에서 제시한 지락고장 검출기법은 0.032[s]로 신속하게 고장을 검출하여 차단할 수 있었다.