1. Introduction

높은 정밀도의 고해상도 레이더, 초고속 데이터 전송 속도가 요구되는 5G 및 6G 무선통신 시스템, 복사체 열에너지를 감지하는 수동 영상감시 시스템 등이 밀리미터파 주파수 대역에서 널리 개발되고 있다^(1-3). 초고속, 고정밀 밀리미터파 시스템의 송수신 모듈에 활용되는 전력 증폭기는 저잡음 특성을 요구하는 수신기와 달리 트랜지스터가 최대 출력 전력을 낼 수 있는 부하 임피던스로의 정합을 중시하며, 전력 증폭기를 구동하는 증폭기는 충분한 이득과 적정 수준의 선형성을 요구한다.

전력 증폭기는 GaAs pseudomorphic high electron mobility transistor(pHEMT), Si complementary metal oxide semiconductor(CMOS) field effect transistor, InP double heterojunction bipolar transistor (DHBT), GaN HEMT 등을 사용하여 단일칩 마이크로파 집적회로(monolithic microwave integrated circuit, MMIC) 공정으로 제작되어왔다^(4,5). 특히 밀리미터파 전력 증폭기들은 높은 전자 이동도, 낮은 턴온(turn-on) 전압, 낮은 누설 전류 특성, 높은 전력부가 효율 등을 가지는 GaAs HEMT를 사용하여 구현되었다^(6-8).

본 논문에서는 0.1 µm GaAs pHEMT를 사용하여 W-대역, 특히 밀리미터파 수동영상 감지 시스템, 원격탐사, 근접 신관 등 민군겸용 개발 분야에서 널리 응용되고 있는 94 GHz를 중심으로 동작하는 구동 증폭기 및 전력 증폭기를 설계 및 제작하였으며^(9-11), 구동 증폭기의 이득 확보와 전력 증폭기의 최대 출력 확보를 설계의 주요 목표로 설정하였다.

2. MMIC design

본 논문에서는 Win Semiconductor의 0.1 µm GaAs pHEMT 모델을 활용하였고, Keysight의 Advanced Design System(ADS) 소프트웨어를 활용하여 구동 증폭기 및 전력 증폭기를 설계하였다. Metal-Insulator-Metal(MIM) 캐패시터 및 박막 저항의 모델은 측정 결과로 검증된 등가 모델을 사용하였으며, 마이크로스트립 전송선로 및 스터브 등과 같은 수동소자는 2.5차원 모멘텀 전자파 시뮬레이션 모델을 회로 설계에 적용하였다.

2.1 Stabilization circuit

그림 1은 A급 바이어스 조건(VGS=−0.45 V, VDS=3.5 V, IDS=180 mA/mm)에서 2×50 µm와 4×50 µm pHEMT의 최대 가용 이득(maximum available gain, MAG)과 안정도 지수(K)의 시뮬레이션 결과를 보여주고 있다. 중심 주파수인 94 GHz에서 최대 가용 이득은 2×50 µm의 경우 6.3 dB, 4×50 µm의 경우 6.4 dB이며 안정도 지수 K는 2×50 µm와 4×50 µm 모두 65 GHz 미만에서 1보다 작아 소자가 불안정하므로 발진 억제를 위한 소자 안정화가 필수적이다.

그림 2는 바이어스 회로에 안정화 기법을 적용한 예를 보여주고 있다. 일반적인 초고주파 전력 증폭기에서는 병렬 RC 회로를 트랜지스터의 게이트에 직렬로 연결하여 저주파 이득은 저항을 통해 감소시키고 고주파 이득은 캐패시터를 통해 유지하여 저주파 불안정성을 해소하는 방법을 많이 사용하였다^(12-14). 그러나, 그림 1에 나타낸 바와 같이 밀리미터파 대역에서는 트랜지스터의 최대 가용 이득 자체가 작아서 병렬 RC 회로를 트랜지스터에 직렬로 연결하는 방법은 효과적이지 않고, 집적회로의 크기를 증가시켜 단위 면적당 공정 제작비가 아주 비싼 W-대역 회로에 적용하기에는 적절하지 않다.

그림. 1. 2×50 µm 및 4×50 µm 트랜지스터의 최대 가용 이득과 안정도 지수 K (VGS=−0.45 V, VDS=3.5 V, IDS=180 mA/mm)

Fig. 1. Maximum available gain(MAG) and stability factor(K) of the 2×50 µm and 4×50 µm transistors (VGS=−0.45 V, VDS=3.5 V and IDS=180 mA/mm)

그림. 2. W-대역 pHEMT 안정화 바이어스 회로

Fig. 2. Stabilization bias circuit of the W-band pHEMT

본 논문에서는 그림 2에 보인 바와 같이 λ/4의 전기적 길이를 가지는 방사형 스터브(radial stub)를 활용하여 설계 대역의 주파수에서 가상 접지를 구현함으로써 RF 신호가 바이어스 회로로 흐르는 것을 방지하는 RF choke 역할을 하도록 하였다^(15-17). 또한, 직렬 RC 회로를 병렬(shunt)로 달아 손실 회로 역할을 하게 함으로써 설계 대역 이외의 주파수 대역에서 바이어스 포트를 통한 루프 피드백 발진을 억제하고자 하였다^(18,19). 그림 3은 안정화 소자 추가에 따른 2×50 µm 트랜지스터의 최대가용이득과 안정도 지수 k의 변화를 보여주고 있다. 4×50 µm 트랜지스터의 경우 위에 제시된 방법과 더불어 게이트 바이어스 회로에 직렬 저항을 추가 삽입하였고 선로의 길이를 단축하여 안정성을 확보하였다^(18,19).

그림. 3. 안정화 소자 추가에 따른 2×50 µm 트랜지스터의 최대가용이득과 안정도 지수 K 변화 (VGS=−0.45 V, VDS=3.5 V, IDS=180 mA/mm)

Fig. 3. Variation of maximum available gain(MAG) and stability factor(K) of the 2×50 µm transistor with the addition of stabilization elements (VGS=−0.45 V, VDS=3.5 V and IDS=180 mA/mm)

2.2 W-band driver amplifier

W-대역 밀리미터파 영역에서는 트랜지스터가 충분한 이득을 내지 못해 표 1에 제시된 설계 목표인 10 dB 이상의 이득을 위해서는 다단 증폭기 구조가 필요하다. 증폭기의 첫 번째 단에는 2×50 µm pHEMT를 사용하였고 두 번째 단에는 4×50 µm pHEMT를 사용하여 구동 출력을 증가시켰다.

표 1. W-대역 구동 증폭기 및 전력 증폭기의 설계 목표

Table 1. Design specifications of the W-band driver amplifier and power amplifier

Items	Driver amplifier	Power amplifier
Frequency [GHz]	90∼98
Linear gain [dB]	≥ 10	≥ 15
Return loss [dB]	≥ 15	≥ 10
Output power [dBm]	≥ 18	≥ 20
Drain voltage [V]	3.5
Size [mm2]	1.0	1.5

그림 4는 그림 2의 안정화 회로가 연결된 2×50 µm 및 4×50 µm 트랜지스터의 이득-원과 로드-풀 및 소스-풀 시뮬레이션 결과를 보여준다^(20,21). 그림 4의 이득-원, 로드-풀 및 소스-풀 결과는 VDS=3.5 V, IDS1=18 mA, IDS2=36 mA의 바이어스 조건에서 진행되었으며, 로드-풀 및 소스-풀의 등고선(contour) 그림은 16 dBm의 입력 전력이 인가되었을 때의 결과이다. 그림 4의 GA- circle은 94 GHz에서 트랜지스터의 부하가 공액 정합 되었을 때 소스의 이득을 중심으로 동일한 이득 열화를 가지는 소스 임피던스 궤적을 나타낸다. GP-circle은 특정 이득을 가지는 부하 임피던스 궤적을 표시하고 있다. 2×50 µm 트랜지스터의 GA-circle 중심점은 7.33−j13.75 Ω, GP-circle의 중심점은 12.56+j8.45 Ω 이며, 소스 임피던스 ZS,1과 부하 임피던스 ZL,1은 88~100 GHz에서 최적 이득 소스 및 부하 임피던스 궤적을 나타낸다.

그림. 4. 2×50 µm 트랜지스터의 이득-원 및 4×50 µm 트랜지스터의 로드-풀/소스-풀 시뮬레이션 결과

Fig. 4. Simulation results for the gain-circles of the 2×50 µm transistor and the load/source-pull contours of the 4×50 µm transistor

그림. 5. 2단 구동 증폭기 회로도

Fig. 5. Schematic circuit of the two-stage driver amplifier

그림. 6. 제작된 W-대역 구동 증폭기 MMIC

Fig. 6. Fabricated W-band driver amplifier MMIC

구동 증폭기의 이득 및 선형성 확보를 위하여 첫 번째 단의 경우 ZS,1 및 ZL,1과 트랜지스터의 입출력 반사 계수의 복소값(S11*, S22*)이 절충되는 영역의 임피던스(그림 4의 opt impedance)를 설계 임피던스로 설정하였다⁽²²⁾. 두 번째 단은 4×50 µm 트랜지스터의 소스-풀 궤적이 GA-circle의 궤적과 크게 다르지 않아 GA-circle과 중첩되는 소스-풀 궤적을 기준으로 회로를 설계해도 원하는 수준의 이득을 확보할 수 있어 소스-풀 임피던스를 기준으로 설정하였다.

그림 5는 설계된 2단 구동 증폭기의 회로도를 도시하였으며, 칩의 소형화를 위해 RF 패드를 임피던스 정합 소자의 일부로 활용하였다. 패드 중앙에 위치하는 프로브의 위치를 고려하여 패드 크기의 절반 부분은 개방 스터브(open stub)로 해석하였다. 후면 접지와의 연결에 필요한 비아홀(via hole)과 전송선로와의 간격, 전송선로와 전송선로 사이의 간격은 커플링에 의한 성능 열화가 일어나지 않는 범위에서 설정되었다. 입력 및 출력 정합 회로를 최대한 간단하게 구성할 수 있도록 임피던스가 조정되었으며 최종 제작된 칩의 크기는 그림 6에 나타낸 바와 같이 1×1 mm² 이다.

2.3 W-band power amplifier

그림 7의 W-대역 3단 전력 증폭기는 세 번째 단으로 충분한 전력이 전달될 수 있도록 두 번째 단까지는 2.2절의 2단 구동 증폭기 구조를 활용하였다. 세 번째 단은 4×50 µm 트랜지스터 2개를 병렬 연결하여 출력 전력을 높이는 구조를 선택하였다⁽²³⁾. 그림 4의 4×50 µm 트랜지스터의 로드-풀 및 소스-풀 시뮬레이션 결과를 활용하여 최대출력 정합을 진행하였으며, DC 차단을 위한 캐패시터는 인터디지털(interdigital) 캐패시터를 사용하였다. 임피던스 정합에 필요한 캐패시터의 값이 작아 W-대역에서 사용 가능한 자기 공진 주파수(self resonance frequency, SRF)를 가지는 MIM 캐패시터로는 충분한 전력을 견딜 수 없고, 기생 캐패시턴스 성분이 캐패시터 용량 값의 부정확성을 만들 수 있다. 따라서, 선로 폭, 면적 및 임피던스 변환 측면에서 설계 자유도가 높은 인터디지털 캐패시터를 사용하여 W-대역 전력 증폭기 칩을 그림 8과 같이 1×1.5 mm² 크기로 구현하였다⁽²⁴⁾.

그림. 7. 3단 전력 증폭기 회로도

Fig. 7. Schematic circuit of the three-stage power amplifier

그림. 8. 제작된 W-대역 전력 증폭기 MMIC

Fig. 8. Fabricated W-band power amplifier MMIC

3. MMIC measurement

구동 증폭기 및 전력 증폭기 MMIC는 캐리어 위에 실버 에폭시 작업으로 부착하였으며, 미세한 저주파 신호의 발진을 억제하기 위하여 DC 패드와 DC 바이어스 전압 사이의 게이트 및 드레인 바이어스 회로에 10 nF과 100 pF의 단일층 캐패시터(single layer capacitor, SLC)를 병렬로 배치하여 와이어본딩으로 연결하였고 10 µF 탄탈 캐패시터를 PCB 위에 추가하여 측정을 진행하였다⁽²⁵⁾. 칩의 효율적인 열 방출을 위하여 PCB 하단에는 heat sink를 위한 Al jig를 배치하였다.

S-파라미터 측정은 온 웨이퍼 프루브 시스템 및 주파수 확장(extender) 모듈을 사용하여 진행되었으며, 대신호 측정은 소스 모듈과 하모닉 믹서를 활용하여 고주파 믹싱 방법으로 측정하였다^(26,27).

그림 9는 VDS=3.5 V, IDS1=20 mA, IDS2=40 mA의 바이어스 조건에서 2단 구동 증폭기의 S-파라미터 측정 결과를 시뮬레이션 결과와 비교하고 있다. 이득은 92∼94 GHz에서 약 9.5 dB가 측정되었으며 90∼98 GHz 주파수에서 9 dB 이상의 이득을 확보하였다. 전체 주파수 대역 기준으로 이득 특성은 약 2 GHz 상향 이동하였다. 출력 반사 계수는 설계 주파수 대역에서 10 dB 이상으로 측정되어 시뮬레이션과 거의 유사한 결과를 얻었다.

3단 전력 증폭기는 발진을 해결하기 위하여 3단 게이트 바이어스 회로의 직렬 저항을 200 Ω으로 변경하고 드레인 바이어스 회로에 10 Ω의 직렬 저항을 삽입하였다. 드레인 전압은 저항을 통한 전압 강하와 트랜지스터의 전달 컨덕턴스를 고려하여 4 V를 인가하였다. 그림 10은 VDS=4 V, IDS1=19 mA, IDS2=36 mA, IDS3=70 mA의 바이어스 조건에서 3단 전력 증폭기의 S-파라미터 측정 결과를 시뮬레이션 결과와 비교하였다. 90∼98 GHz에서 12∼13.6 dB의 이득이 측정되었고 전체적으로 3 dB 이내의 이득 열화가 발생하였다. 출력 반사 계수는 7.5 dB 이상의 값을 가지며 약 4 GHz의 주파수 상향 특성을 보였다.

그림. 9. W-대역 구동 증폭기 S-파라미터 시뮬레이션 및 측정 결과 비교

Fig. 9. Comparison of the simulated and measured S-parameter results of the W-band driver amplifier

그림. 10. W-대역 전력 증폭기 S-파라미터 시뮬레이션 및 측정 결과 비교

Fig. 10. Comparison of the simulated and measured S-parameter results of the W-band power amplifier

그림. 11. W-대역 구동 증폭기 MMIC의 출력전력(Pout)과 전력이득(Gp) 측정 결과

Fig. 11. Measured output power(Pout) and power gain(Gp) of the W-band driver amplifier MMIC

그림 11과 그림 12는 92∼100 GHz의 주파수 구간에서 2 GHz 간격으로 측정한 2단 구동 증폭기와 3단 전력 증폭기의 단일 톤 신호에 대한 전력 이득 및 출력 전력 결과를 보여주고 있다. 92∼94 GHz에서 2단 구동 증폭기는 약 18 dBm, 3단 전력 증폭기는 약 19 dBm의 출력 전력특성을 확보하였다. 구동 증폭기는 시뮬레이션과 비슷한 결과를 확보하였지만, 전력 증폭기는 이득 열화로 인하여 두 번째 단에서 충분한 전력이 세 번째 단으로 전달되지 못해 최종 출력 전력이 시뮬레이션에서 예측한 것만큼 확보되지 못하였다.

표 2는 본 논문의 결과를 기존 발표된 GaAs 및 GaN 전력 증폭기 논문들의 결과와 비교하고 있다. 제작된 W-대역 GaAs MMIC 구동 증폭기와 전력 증폭기는 작은 칩 면적에도 불구하고 전력 이득 및 출력 전력 측면에서 양호한 특성을 보임을 알 수 있다.

그림. 12. W-대역 전력 증폭기 MMIC의 출력전력(Pout)과 전력이득(Gp) 측정 결과

Fig. 12. Measured output power(Pout) and power gain(Gp) of the W-band power amplifier MMIC

4. Conclusion

본 논문은 94 GHz의 중심 주파수에서 동작하는 W-대역 2단 구동 증폭기와 3단 전력 증폭기 MMIC를 설계 및 제작한 결과를 보였다. 제작된 구동 증폭기 MMIC는 1×1 mm²의 크기를 가지며, 92∼98 GHz에서 이득은 9 dB 이상, 출력 반사 계수는 약 10 dB 이상을 만족하였으며, 17∼18 dBm의 출력 전력을 가졌다. 전력 증폭기 MMIC는 1×1.5 mm²로 90∼98 GHz에서 12~13.6 dB의 이득, 5 dB 이상의 출력 반사 계수를 확보하였으며, 약 19 dBm의 출력 전력을 가짐을 확인하였다. 제작된 W-대역 GaAs pHEMT 구동 증폭기 및 전력 증폭기 MMIC는 고해상도 레이더 및 근접 신관 등의 민군겸용 시스템의 송신 모듈에 폭넓게 활용될 수 있다.