2.1 DC 차단기의 종류

직류 차단기는 크게 반도체 차단기(SSCB)와 하이브리드 차단기(HCB)로 나뉜다. 반도체 차단기는 반도체 소자의 on/off를 통해 차단을 수행하며, 수십 us 이내의 매우 짧은 차단 시간을 가진다. 차단기가 매우 빠르게 차단을 수행하기 때문에 고장 발생 시 전압이 적게 강하하여 높은 전력 품질을 유지할 수 있다. 그리고 차단 과정에서 접점의 물리적 움직임이 없어 solid-state circuit breaker(SSCB)로 불린다. 물리적 움직임이 없기에 차단 시 아크가 발생하지 않으며, 접점 분리 시 발생하는 부식과 노이즈가 없어 수명이 길다는 장점이 있다. 그러나 MOSFET 등 SSCB에 주로 사용되는 반도체 소자는 정격이 낮아 고전압 및 대전류에 적합하지 않기에 LVDC 및 낮은 전압 레벨의 MVDC에 주로 사용된다. 그리고 반도체 소자 내부의 저항으로 인한 도통 손실이 큰 편이며, 이는 소자 내 열을 발생시켜 성능 하락 및 수명 감소로 이어질 수 있다는 단점이 있다.

하이브리드 차단기는 반도체 차단기와 기존의 교류 계통에서 쓰이는 기계식 차단기를 혼합한 형태의 차단기이다. 정상상태에서는 기계식 차단기로 전류가 흘러 도통 손실을 줄이고 고장 발생 시 반도체 분기를 통해 기계식 차단기의 인위적인 영전류 교차점을 생성하여 차단을 수행한다. 하이브리드 차단기는 반도체 차단기의 단점인 높은 도통 손실과 낮은 정격을 기계식 차단기와의 결합을 통해 해결하였다. 그러나 기계식 차단기의 동작이 완료되어야 차단이 온전히 수행되기에 차단 수행시간은 기계식 차단기와 동일하다. 또한, 기계식 차단기의 단점인 긴 차단 시간으로 인한 낮은 전력품질, 물리적 접점 분리로 인한 아크 발생, 접점 부식 및 노이즈 등을 여전히 고려해야 한다.

2.2 전류 주입형 차단 방식

하이브리드 차단기에서 인위적인 영전류 교차점을 형성하는 방식 중 전류 주입형(Current injection) 방식의 DC 차단기의 동작 원리는 다음과 같다. 고장 발생 시 보조 분기의 반도체 소자를 turn-on하면 미리 충전된 커패시터와 직렬 연결된 인덕터를 통해 직렬 RLC 공진 전류가 계통으로 주입된다⁽⁵⁾. 이에 따라 주 분기인 기계식 차단기에 흐르는 전류는 점점 감소하여 영전류가 형성되며, 기계식 차단기가 접점을 분리한다. 공진 전류는 교번하는 특징을 가지고 있기에 시간이 지남에 따라 감소하며 전류 주입 분기에 위치한 Thyristor에 의해 주입이 차단된다. 차단 이후 서지 어레스터를 통해 계통 내 잔여 에너지를 방출하여 차단 과정이 마무리된다.

2.3 Thyristor 기반 SSCB의 구조

본 논문의 반도체 차단기는 주 분기에 반도체 소자인 Thyristor를 배치하였다. Thyristor는 6.5kV ~ 8.5kV의 높은 정격 전압과 1kA의 높은 정격 전류를 가지기 때문에 고전압 및 대전류에 적합하며 MVDC 배전망에도 활용 가능하다. 그리고 일반적인 반도체 소자 대비 도통 손실이 낮고 가격이 저렴하여 비용 절감의 효과가 있다. Thyristor는 단방향성 소자이자 semi-controlled 소자이기에 소자 내 영전압 또는 영전류 형성 시 소자가 스위칭된다. 본 논문에서는 하이브리드 차단기의 차단 방식 중 하나인 전류 주입형 차단 방식을 활용하여 Thyristor에 영전류 교차점을 만들어 turn-off하였다.

보조 분기인 전류 주입 분기는 다중 모듈 구조로 이루어져 고장 전류의 크기를 기반으로 주입할 모듈을 선정하여 전류를 주입한다. 고장 전류를 고려하지 않고 전류를 주입할 경우 고장전류보다 낮은 전류가 주입되면 Thyristor가 turn-off되지 않고, 고장 전류보다 훨씬 큰 전류가 주입될 경우 Thyristor에 역전압 및 역전류가 형성되어 절연이 파괴될 수 있다. 따라서 고장 전류의 크기를 고려하여 전류를 주입해야 차단기의 동작 신뢰도 및 안전성을 확보할 수 있다.

Thyristor가 turn-off 되면 전류 주입 모듈의 반도체 소자를 스위칭하여 전류 주입을 중단한다. 이후 서지 어레스터가 계통 내 잔여 에너지를 방출한다. 서지 어레스터의 클램핑 전압은 계통 전압의 1.5 ~ 2.5 p.u 사이의 값으로 설정하며 본 논문에서는 정격 전압의 2배인 40kV로 설정되었다.

그림. 1. Thyristor 기반 다중 모듈 SSCB의 구조

Fig. 1. Structure of thyristor-based multi-module SSCB

3.1 DC 고장 전류 예측

본 논문에서의 SSCB의 차단 시간은 DC 계전기의 샘플링 주파수와 반도체 소자의 스위칭 주파수를 고려하여 50$\mu s$로 설정되었다. 주입할 공진 전류의 크기를 결정하기 위해서는 고장 전류의 크기를 예측하는 과정이 선행되어야 한다. 그림 2에 따르면 DC 고장 전류의 초기 변화율은 지속적으로 감소하는 특징이 있다. 이에 따라 기존의 전류 변화율을 그대로 유지한다고 가정하여 예측한 전류의 크기는 실제 고장전류의 크기보다 크거나 같다. 따라서 50$\mu s$ 후의 고장전류의 크기는 다음과 같은 식을 만족한다.

그림. 2. DC 고장 전류의 초기 변화율

Fig. 2. Initial changing rate of DC fault current

여기서 $i_{\exp}$는 예측 전류, $t_{inj}$는 전류 주입 시간, $t_{set}$은 설정된 차단 시간인 50$\mu s$를 나타낸다.

전류 주입 분기를 통해 주입되는 전류는 모듈 간 조합으로 결정된다. SSCB의 차단 신뢰도를 확보하기 위해 주입 전류의 크기는 예측된 고장 전류의 크기보다 크거나 같아야 한다. $i_{inj}(n)$은 n번째 주입 전류의 크기를 의미한다.

3.2 RLC 직렬 공진 전류 분석

전류 주입 분기를 통해 주입되는 RLC 직렬 공진전류의 파형은 그림 3과 같이 나타난다. 그리고 이를 식으로 나타내면 식(3)과 같다.

그림. 3. RLC 직렬 공진 전류 파형

Fig. 3. Waveform of RLC series resonance current

C는 공통 커패시터의 커패시턴스를, $V_{0}$는 초기 전압을 의미한다. L은 다중 모듈 내 조합에 의한 등가 인덕턴스이며, $R_{on}$은 IGBT의 내부 저항이다. $\omega_{d}$는 RLC 공진 전류의 각속도를 의미한다. 전류 주입에 사용되는 파형의 범위는 공진 전류가 최댓값에 도달하기까지의 시간으로 제한한다. 최댓값을 넘어선 범위까지 활용할 경우 설정된 시간보다 과도하게 일찍 차단되어 Thyristor 내 역전류로 인해 절연 파괴를 유발할 수 있다. 주입된 전류가 최댓값에 도달하는 시간 $t_{peak}$는 식(3)의 도함수를 구함으로 식(6)와 같이 구할 수 있다.

3.3 전류 주입 분기 파라미터 최적화

전류 주입 분기의 파라미터를 최적화하기 위해 2단계의 PSO 알고리즘이 활용되었다. PSO 알고리즘은 간단하면서 직관적인 알고리즘으로 여러 개의 입자의 독립적인 움직임을 통해 최적해를 찾아가는 기법이다. PSO 알고리즘은 빠른 수렴 속도를 보이며, 최적해를 찾는 능력이 뛰어나 계산 시간이 감소한다는 강력한 장점이 있다. 첫 번째 PSO 알고리즘은 차단 시간 신뢰도 및 차단 신뢰도를 보장하며, 경제적인 측면을 고려하여 최소 에너지를 통해 차단을 수행하도록 설계되었다.

두 번째 PSO 알고리즘은 모듈의 각 상태에 따라 주입되는 전류의 간격이 일정 수준을 유지하도록 설계되어 다양한 DC 고장 전류에서도 차단 시간이 설정된 시간과 근사하도록 최적화되었다.

3.3.2 $2^{nd}$ PSO 알고리즘

전류 주입 분기의 각 모듈은 0의 상태에서는 주입되지 않고, 1의 상태에서 주입된다. 따라서 총 n개의 모듈로 이루어진 다중모듈 구조에서는 $2^{n}-1$가지의 전류를 주입할 수 있다. 그리고 각 경우는 n자리의 이진수를 통해 표현이 가능하다. 본 논문에서는 DC 고장의 최대 고장전류의 크기를 고려하여 5개의 모듈을 통해 다중 모듈 구조를 구현하였다. $2^{nd}$ PSO 알고리즘은 $1^{st}$ PSO 알고리즘을 통해 최적화된 값들을 토대로 5개의 모듈의 인덕턴스 값을 최적화하였다.

$2^{nd}$ PSO 알고리즘의 첫 번째 조건은 전체 등가 인덕턴스 조건이다. 전체 등가 인덕턴스 $L_{eq}$는 $1^{st}$ PSO 알고리즘에서 도출된 최적 등가 인덕턴스 $L_{opt}$와 크기가 같아야 한다. 따라서 첫 번째 조건은 다음과 같이 표현된다.

(10)

$L_{eq}=\left(\sum_{n=1}^{5}\dfrac{1}{L_{n}}\right)^{-1}=L_{opt}$

두 번째로, 고장 전류의 크기에 따라 적절한 크기의 공진 전류를 주입하기 위해서는 주입 전류가 case 별로 오름차순으로 형성되어야 한다. 31가지의 주입 전류는 5자리의 이진수에 의해 ‘00001’부터 ‘11111’까지로 구분된다. 이진수의 값이 커질수록 더 큰 크기의 전류가 주입되어야 한다. 주입되는 공진 전류의 크기가 커지려면 인덕턴스의 값이 작아져야 한다. 이진수의 마지막 자리에 해당하는 모듈의 인덕턴스를 $L_{1}$, 첫 번째 자리에 해당하는 모듈의 인덕턴스를 $L_{5}$로 표현하였다. 오름차순 조건은 최적해를 찾기 위한 제약조건이므로 페널티 함수 $P_{1}(n)$을 통해 표현되었다. n은 주입전류의 가짓수보다 하나 작은 30까지의 값을 갖는다.

(11)

$P_{1}(n)=\dfrac{\dfrac{| L(n+1)-L(n)|}{L(n+1)-L(n)}+1}{2}$

마지막으로 case 별 주입 전류 크기의 간격은 일정 범위 이내에 위치해야 한다. 여러 case의 주입 전류가 일정 구간에 몰려있거나 case 별 주입 전류의 간격이 과도하게 넓다면 고장 전류에 비해 과도하게 큰 크기의 전류가 주입될 수 있다. 최대 주입 전류의 크기를 기반으로 한 평균 주입 전류 간격 $i_{int}$은 다음과 같이 계산할 수 있다.

(12)

$i_{int}=\dfrac{k_{i}\times\max(i_{ptp})}{2^{5}-1}$

주입 전류 간 간격의 최솟값과 최댓값은 평균 주입 전류 간격의 배수로 나타내었다. $k_{lo}$는 최소 배수, $k_{up}$은 최대 배수를 의미하며, 각각 0.5, 1.5로 설정되었다.

(13)

$k_{lo}i_{int}\le i_{inj}(n+1)-i_{inj}(n)\le k_{up}i_{int}$

해당 제약조건을 목적함수에 적용하기 위해 정규화 과정을 거친 페널티 함수로 표현하였다. 식(14)는 정규화 함수 $i_{norm}(n)$을, 식(15)는 정규화를 반영한 제약조건을, 식(16)은 페널티 함수 $P_{2}(n)$으로 표현한 제약조건을 나타낸다. n은 $P_{1}(n)$과 마찬가지로 30까지의 값을 갖는다.

(14)

$i_{norm}(n)=\dfrac{i_{inj}(n+1)-i_{inj}(n)}{i_{int}}$

(15)

$k_{lo}\le i_{norm}(n)\le k_{up}$

(16)

$P_{2}(n)=\begin{cases} k_{lo}-i_{norm}(n) & i_{norm}(n)<k_{lo}\\ i_{norm}(n)-k_{up} & i_{norm}(n)>k_{up}\\ 0 & k_{lo}\le i_{norm}(n)\le k_{up} \end{cases}$

세 가지 조건을 기반으로 한 목적함수 $OF_{2}$는 다음과 같이 정의된다.

(17)

$OF_{2}=K_{21}\left | L_{eq}-L_{opt}\right | +K_{22}\sum_{n=1}^{30}P_{1}(n)+K_{23}\sum_{n=1}^{30}P_{2}(n)$

$K_{21}$, $K_{22}$, $K_{23}$은 각 조건에 대한 가중치를 나타낸다. 2nd PSO 알고리즘을 통해 도출된 각 인덕터 모듈의 인덕턴스 값은 표 2를 통해 나타내었으며, 인덕터 모듈의 state에 대한 공진전류의 크기는 표 3을 통해 나타내었다. 2단계의 PSO 알고리즘에 대한 순서도는 그림 4에 나타내었다.

표 2. $2^{nd}$ PSO 알고리즘을 통한 최적 파라미터 및 계수

Table 2. Optimized parameter and coefficient of 2nd PSO algorithm

$L_{1}[\mu H]$	683.69	$L_{5}[\mu H]$	39.88
$L_{2}[\mu H]$	336.14	$K_{21}$	$10^{7}$
$L_{3}[\mu H]$	163.66	$K_{22}$	1
$L_{4}[\mu H]$	80.68	$K_{23}$	30

표 3. 모듈 상태에 따른 등가 인덕턴스 및 주입 전류

Table 3. Injection current and equivalent inductance based on module state

	Module state					Equivalent inductance [$\mu H$]	Injection current [A]
	$M_{5}$	$M_{4}$	$M_{3}$	$M_{2}$	$M_{1}$
1	0	0	0	0	1	683.69	112.96
2	0	0	0	1	0	336.14	227.20
3	0	0	0	1	1	225.35	335.26
4	0	0	1	0	0	163.66	455.93
5	0	0	1	0	1	132.05	558.92
6	0	0	1	1	0	110.07	662.97
7	0	0	1	1	1	94.80	761.27
8	0	1	0	0	0	80.68	882.16
9	0	1	0	0	1	72.16	975.34
10	0	1	0	1	0	65.06	1069.36
11	0	1	0	1	1	59.41	1158.05
12	0	1	1	0	0	54.04	1256.81
13	0	1	1	0	1	50.08	1340.87
14	0	1	1	1	0	46.55	1425.55
15	0	1	1	1	1	43.59	1505.30
16	1	0	0	0	0	39.88	1617.75
17	1	0	0	0	1	37.68	1692.43
18	1	0	0	1	0	35.65	1767.52
19	1	0	0	1	1	33.89	1838.11
20	1	0	1	0	0	32.07	1916.41
21	1	0	1	0	1	30.63	1982.77
22	1	0	1	1	0	29.27	2049.35
23	1	0	1	1	1	28.07	2111.79
24	1	1	0	0	0	26.69	2187.95
25	1	1	0	0	1	25.69	2246.14
26	1	1	0	1	0	24.73	2304.37
27	1	1	0	1	1	23.86	2358.83
28	1	1	1	0	0	22.95	2418.90
29	1	1	1	0	1	22.20	2469.47
30	1	1	1	1	0	21.48	2519.99
31	1	1	1	1	1	20.83	2567.03

그림. 4. 2단계 PSO 알고리즘의 순서도

Fig. 4. Flowchart of two stage PSO algorithm

4.1 시뮬레이션 계통 및 조건

시뮬레이션에 활용된 MVDC network은 두 개의 FB MMC를 활용한 bipolar 구조를 통해 $\pm 20k V$의 전압 레벨을 구현하였다. Thyristor 기반의 SSCB는 MMC와 선로 사이에 위치하였으며, 고장 전류의 크기를 제한하기 위한 한류 리액터가 설치되었다⁽⁶⁾. 선로의 길이는 총 20km이며, 4MW의 부하가 선로 말단에 배치되었다.

그림. 5. MVDC 배전망 구조

Fig. 5. MVDC distribution network structure

MVDC 배전망 내에서 SSCB의 동작을 검증하기 위해 표 4와 같이 4개의 조건의 조합으로 Case를 구성하여 시뮬레이션을 수행하였다. 고장 종류, 고장 저항, 고장 위치는 DC 계통에서 발생하는 고장에 대한 물리적인 조건을 나타낸다. DC 고장의 종류로는 양 극이 단락되는 Pole-To-Pole(PTP) 고장과 한 극이 지락되는 Pole-To-Ground(PTG) 고장이 있다. PTP 고장은 단락 고장의 특성상 고장 임피던스가 매우 낮으므로 저임피던스 고장인 bolted fault와 1옴의 고장 저항에 대해서만 시뮬레이션을 수행하였다. 따라서 고임피던스 고장(10옴)은 PTG 고장에 대해서만 모의하였다. 그리고 고장의 발생 위치에 따른 SSCB의 동작시간을 분석하기 위해 각각 선로 초입, 중간, 말단에서 고장을 모의하였다. 마지막으로 고장 발생 후 DC 계전기로부터 트립 신호가 수신되는 시간을 고려하였다. 2ms 안에 고장을 차단해야 하는 DC 고장의 특성상 고장 발생 후 각각 100$\mu s$, 500$\mu s$, 1000$\mu s$ 후 전류가 주입되도록 설계하여 차단 시간을 분석하였다.

4.2 시뮬레이션 결과 분석

시뮬레이션 결과 모든 고장 case에 대해 차단기는 50 이내에 차단을 수행하였다. 따라서 thyristor 기반의 SSCB는 차단 신뢰도와 더불어 차단 시간에 대한 신뢰도가 확보되었음을 입증하였다. 고장 조건에 따른 차단 시간 분석은 다음과 같다. 고장 종류에 따른 SSCB의 차단 시간은 그림 6에 나타내었다. PTP 고장에 비해 PTG 고장의 차단 시간이 넓은 분포를 가진다. 이는 PTG 고장의 전류 변화율이 PTP 고장보다 작으므로 주입 전류가 고장 전류보다 증가하는 시간이 더 빠르게 형성되기 때문이다. 고장 저항 및 고장 위치에 따른 차단 시간의 분포는 그림 7과 그림 8을 통해 나타내었다. 저임피던스 고장의 경우 일부 case에 대해 35 이하의 차단 시간이 나타나지만, 이외의 경우에는 고임피던스 고장에 비해 집중된 분포를 보인다. 그리고 고장 위치에 대한 차단 시간의 분포도 경향성이 나타나지 않는다. 따라서 고장 저항 및 고장 위치는 차단 시간에 영향을 미치지 않는다. 그림 9에서 고장 발생 후 트립 신호가 수신되는 시간이 짧을수록 차단 시간이 넓은 분포를 보임을 확인할 수 있다. 이는 고장 초기의 전류 변화율이 빠르게 변화하기에 주입된 전류와 실제 고장 전류 사이의 차이가 크기 때문이다. 따라서 SSCB는 계전기로부터 트립 신호 수신 시간이 길어질수록 차단 시간에 대한 신뢰도는 더 증가하기에 MVDC 배전망에서의 보호협조 시스템의 설계에 기여할 수 있을 것으로 판단된다.

그림. 6. 고장 종류에 따른 SSCB 차단 시간

Fig. 6. SSCB interruption time by fault type

그림. 7. 고장 저항에 따른 SSCB 차단 시간

Fig. 7. SSCB interruption time by fault resistance

그림. 8. 고장 위치에 따른 SSCB 차단 시간

Fig. 8. SSCB interruption time by fault location

그림. 9. 트립 신호 수신 시간에 따른 SSCB 차단 시간

Fig. 9. SSCB interruption time by trip signal reception time