1. 서 론

최근 발표된 제10차 전력수급기본계획에 따르면 전기차 등 친환경차 보급 및 데이터센터 확대로 인해 전력소비가 점차 증가하는 추세를 가진다. 증가하는 전력을 공급하기 위해, 국내에서는 에너지기본계획 및 전력수급기본계획에 따라 신재생에너지원을 추가하여 대응하고 있다^[1].

신재생에너지 발전 증가와 안정적인 전력 공급에 대응하기 위해, 기존의 1:1로 연결하는 Point-to-Point 방식 대신에 여러 개의 HVDC 출력을 고압 직류로 연결하여 에너지 흐름을 제어하는 멀티터미널(Multi-terminal) HVDC에 대한 관심도 높아지고 있다. 멀티터미널 HVDC에 사용되는 전압형 HVDC는 유효 전력 뿐만 아니라 무효전력도 공급이 가능하기 때문에 풍력 발전과 같이 교류 전원이 없는 상태에서 신재생에너지원을 계통에 연결할 때에 최적의 해결책으로 제시된다. 하지만, 멀티터미널 시스템은 구조가 복잡하고, 고장 발생 시 신속하게 고장 지점과 분리가 필요하여 차단을 위한 고속 직류 차단기가 필요하다^[2].

직류 계통은 교류 계통과 달리 회로적으로 에너지가 0이 되는 지점을 지나가지 않기 때문에 발생되는 아크에 대한 소호의 어려움이 있다^[3]. 직류에서 고장 전류를 차단하기 위해서 강제적으로 전류영점(Zero-Crossing)을 만들어야하며, 그 방법으로는 주선로의 사고 전류를 보조선로로 전환하는 전류전환방식과 보조선로에서 생성한 전류를 주선로로 삽입(Injection)하는 역전류 주입방식으로 구분된다^[4]. 복합형(Hybrid) 직류 차단기 중 전류전환방식 및 역전류 주입방식을 적용한 DC 차단기는 2012년에서 2018년까지 ABB, SCiBreak 등에서 개발하였으며^[5-10], 2002년에 발표된 Z-source inverter의 이론을 응용한 Z-source DC 차단기에 대해서도 2010년부터 최근까지 연구가 진행되고 있다^[11-12].

본 논문에서는 차단부가 복합형으로 구성된 직류 차단기 중 역전류 주입 토폴로지를 제안한다. 2장에서는 제안하는 역전류 주입 토폴로지 동작에 대하여 분석한 내용을 설명하고, 3장에서 PSCAD/EMTDC를 통해 역전류 주입 토폴로지를 모델링한다. 4장에서는 시뮬레이션 결과를 통해 제안하는 토폴로지의 성능을 검증하였다.

2. 제안하는 역전류 주입 토폴로지 동작 분석

제안하는 역전류 주입 토폴로지는 그림 1을 통해 확인할 수 있다. 토폴로지는 전원(Vs), 한류리액터($L_{1}$), 공진용 리액터(L), 공진용 커패시터(C), 기계식 스위치(MS : Mechanical Switch), 사이리스터1(T1 : Thyristor 1), 사이리스터2(T2 : Thyristor 2), 바리스터(MOV : Metal Oxide Varistor), 충전저항($R_{charge}$), 고장저항($R_{fault}$), 부하저항($R_{load}$)으로 구성되어 있다.

각 소자별 역할은 다음과 같다. 한류리액터는 직류 계통에서 고장이 발생하였을 때 고장 전류가 급격히 증가하는 것을 방지하며, 공진용 리액터 및 공진용 커패시터는 주입하는 역전류 생성을 위해 사용된다. 기계식 스위치는 정상 상태 시 적은 손실로 전원을 공급한다. 사이리스터 1은 커패시터의 극성 전환을 위해 사용되며, 사이리스터 2는 역전류를 주입하기 위해 사용된다. 바리스터는 고장 에너지를 열로 소모하며, 충전저항은 커패시터를 충전할 때 큰 전류가 흐르지 않도록 방지한다. 고장저항 및 부하저항은 고장과 정상 상태 시 저항이다. 구성 중 정상 상태에서는 기계식 스위치를 사용하여 적은 손실로 전원을 공급하고, 고장 발생 시 차단하기 위해 반도체 소자를 사용하는 장치를 복합형 직류 차단기라 한다.

역전류 주입 토폴로지 동작은 그림 1의 ① ~ ⑦ 순서로 동작하며, 동작에 대해 2.1 ~ 2.7장에서 설명한다.

그림 1. 역전류 주입 토폴로지

Fig. 1. Reverse current injection Topology

2.1 커패시터 충전

역전류를 주입하기 위해 커패시터에 에너지를 충전한다. 커패시터를 충전하는 경로는 그림 2와 같으며, 이는 RLC 과도해석을 통해 계산할 수 있다.

그림 2. 커패시터 충전

Fig. 2. Capacitor charge

커패시터 과도상태 전류는 RLC에 대해 KVL 방정식을 세우고, 근의 공식을 통해 해를 계산하면 식 (1) ~ (2)과 같다. RLC 회로에서 전류의 초기조건을 대입하여 계산하면 식 (3)과 같이 커패시터 충전 전류를 계산할 수 있다.

(1)

$s_{1}=\dfrac{R_{charge}}{2L_{1}}+\sqrt{\left(\dfrac{R_{charge}}{2L_{1}}\right)^{2}-\left(\dfrac{1}{\sqrt{L_{1}C}}\right)^{2}}$

(2)

$s_{2}=\dfrac{R_{charge}}{2L_{1}}-\sqrt{\left(\dfrac{R_{charge}}{2L_{1}}\right)^{2}-\left(\dfrac{1}{\sqrt{L_{1}C}}\right)^{2}}$

(3)

$i(t)=-\dfrac{V_{s}}{L_{1}(s_{2}-s_{1})}e^{s_{1}t}+\dfrac{V_{s}}{L_{1}(s_{2}-s_{1})}e^{s_{2}t}$

2.2 부하 전류

부하 전류의 경로는 그림 3에서 확인할 수 있다. 부하에 흐르는 전류는 RL 과도해석을 통해 식 (4)와 같이 계산할 수 있다.

(4)

$i_{s}(t)=\dfrac{V_{s}}{R_{load}}-\dfrac{V_{s}}{R_{load}}\bullet e^{-\dfrac{R_{load}}{L_{1}+L}t}$

그림 3. 부하 전류

Fig. 3. Load current

2.3 고장 전류

고장 전류의 경로는 그림 4에서 확인할 수 있다. 초기 고장 전류는 기존의 부하 전류가 식 (5)와 같이 계산되며, $t'$은 고장이 발생하는 시간을 의미한다. 고장 발생 시 전류 RL 과도해석을 통해 식 (6)과 같이 계산된다. 이때 부하 저항과 고장 저항의 크기에 식 (7)과 같이 전류가 나뉘어 계산된다.

그림 4. 고장 전류

Fig. 4. Fault current

(5)

$i(0)=i_{s}(t')\times\dfrac{R_{Load}}{R_{Load}+R_{fault}}$

(6)

$i(t)=\dfrac{V_{s}}{R_{fault}//R_{load}}-\dfrac{V_{s}}{R_{fault}//R_{load}}\bullet e^{-\dfrac{R_{fault}//R_{load}}{L_{1}+L}t}$

(7)

$i_{f}(t)=i(t)\times\dfrac{R_{load}}{R_{fault}+R_{load}}+i_{s}(0)$

2.4 커패시터 극성 변환

커패시터에 충전된 전압은 계통에 흐르는 전압과 같은 극성을 가지며 역전류를 만들기 위해, 사이리스터 1을 동작하여 커패시터의 극성을 변환한다. 이때 흐르는 전류의 경로는 그림 5와 같다.

그림 5. 커패시터 극성 변환

Fig. 5. Capacitor polarity conversion

커패시터 극성 변환 경로에는 기계식 스위치와 사이리스터의 저항이 존재하지만, 매우 작은 크기로 무시할 수 있으며, 흐르는 전류는 LC 과도해석을 통해 식 (8)과 같이 계산할 수 있다.

(8)

$i(t)=\dfrac{V_{s}}{\sqrt{\dfrac{L}{C}}}\bullet\sin\dfrac{1}{\sqrt{LC}}t$

2.5 역전류 주입

차단을 위해 극성이 변환된 커패시터에서 기계식 스위치로 역전류를 주입하여 전류 영점을 만든다. 이때 역전류의 경로는 그림 6에서 확인할 수 있다. 전류의 크기는 식 (9)와 같이 계산할 수 있다.

그림 6. 역전류 주입

Fig. 6. Injection reverse current

(9)

$i(t)=-\dfrac{V_{s}}{\sqrt{\dfrac{L}{C}}}\bullet\sin\dfrac{1}{\sqrt{LC}}t$

2.6 기계식 스위치 개방 후

그림 7과 같이 기계식 스위치가 개방되면 커패시터를 지나 사이리스터 2와 충전 저항 측으로 전류가 흐른다. 전류의 크기는 RLC 과도해석을 통해 계산할 수 있으며, 이때, 커패시터에서 충전 저항과 사이리스터 2로 전류가 나뉘는데, 하나의 저항으로 계산하여 해석하면 커패시터에 흐르는 전류를 계산할 수 있다. 회로의 저항은 $R_{Total}= R_{charge}//(R_{thyristor2}+R_{fault}$)로 계산한다.

그림 7. 기계식 스위치 개방 후

Fig. 7. After open the mechanical switch

그림 8. 바리스터 동작

Fig. 8. MOV operation

기계식 스위치 개방 후 전류는 RLC에 대해 KVL 방정식을 세우고, 근의 공식을 통해 식 (10) ~ (11)과 같이 해를 도출할 수 있다. RLC 회로에서 전류의 초기조건을 대입하고, 해의 실수부를 X, 허수부를 Y로 치환하여 계산하면 식 (12)와 같은 식을 도출할 수 있다.

(10)

$s_{1}=\dfrac{R_{Total}}{2L_{1}}+\sqrt{\left(\dfrac{R_{Total}}{2L_{1}}\right)^{2}-\left(\dfrac{1}{\sqrt{L_{1}C}}\right)^{2}}$

(11)

$s_{2}=\dfrac{R_{Total}}{2L_{1}}-\sqrt{\left(\dfrac{R_{Total}}{2L_{1}}\right)^{2}-\left(\dfrac{1}{\sqrt{L_{1}C}}\right)^{2}}$

(12)

$i(t)=e^{-Xt}(i_{f}(t)\cos Yt+\dfrac{(\dfrac{V_{s}}{L_{1}}+\dfrac{R_{Total}}{2L_{1}}\times i_{f}(t))}{Y}\sin Yt)$

3. 역전류 주입 토폴로지 모델링

2장에서는 제안하는 역전류 주입 토폴로지를 설명하였다. 3장에서는 PSCAD/EMTDC를 통해 토폴로지 모델링을 수행한다.

본 논문에서 제시하는 DC 차단기는 표 2의 시뮬레이션 조건에 사용하기 위한 사양이며, 1.7배의 마진을 두고 설계하였다. 이를 만족하는 DC 차단기의 파라미터는 표 3과 같다.

그림 9. 역전류 주입 토폴로지 모델링

Fig. 9. Reverse current injection Topology modeling

4. 역전류 주입 토폴로지 시뮬레이션

3장에서 수행한 역전류 주입 토폴로지 모델링을 시뮬레이션한 결과, 파형은 그림 10와 같다. 그림 10의 상단에서부터 전류, 사이리스터 동작을 의미하며, 전류의 Iinj(갈색)은 사이리스터, IFS(녹색)은 기계식 스위치, Imov(파란색)은 바리스터, Is(빨간색)은 고장 전류를 의미한다.

그림 10의 ①에서 고장이 발생하며, 발생 시간은 0.3[s]이다. 고장 발생 0.05[s] 이후 ②에서 커패시터의 극성을 바꾸기 위해 Thyristor 1번이 동작하고, ③에서 Thyristor 2번이 동작하여 역전류를 주입한다. ④에서 역전류에 의해 기계식 스위치에 전류 영점이 생성되어 개방되며, ⑤에서 바리스터가 동작한다.

그림 10. 역전류 주입 토폴로지 시뮬레이션 파형

Fig. 10. Reverse current injection topology simulation waveform

그림 11은 DC 차단기 동작 Time Diagram이며, 고장이 발생하는 시점에서 고장이 제거되는 시간 동안 각 소자 별 동작을 확인할 수 있다.

그림 11. DC 차단기 동작 time diagram

Fig. 11. DC circuit Breaker operating time diagram

고장은 0.3[s]에 발생하고, 같은 시간에 기계식 스위치에 개방 신호가 입력된다. 하지만 전류의 영점이 존재하지 않아, 개방 신호를 받더라도 기계식 스위치는 연결되어 있다. 0.3005[s]에서 Thyristor 1번이 동작하여 커패시터의 극성을 반전시키며, 0.3025[s]에서 Thyristor 2번이 동작하게 된다. Thyristor 2번이 동작하면서 0.3026[s]에 기계식 스위치에 전류 영점이 생성되어 기계식 스위치가 개방되며, 0.3029[s]에 바리스터가 동작하여 에너지를 소호하게 된다. 바리스터의 사양을 표 1로 설정하였을 때 1.05[ms] 후, 에너지를 모두 소호하여 0.3095[s]에 고장 전류가 0[A]가 된다.

4.1 시정수에 따른 DC 고장 차단

제안한 DC 차단기는 3[ms], 9[kA] 특성을 가진 고장전류에 대해 차단이 가능한 사양을 가진다. 이 때 표 4와 같이 시정수를 변경하였을 때의 차단 능력을 확인하고자 한다. 시정수를 선정하는 기준은 3[ms]에는 9[kA]이지만, 1[ms], 2[ms], 4[ms]에서 다른 크기의 전류를 가지도록 시정수를 선정하였다.

표 4 시정수에 따른 고장 전류

Table 4 Fault current according to time constant

No	시정수		시간 당 전류 크기
	R Fault	L limit	1 [ms]	2 [ms]	3 [ms]	4 [ms]
1	1.5 [Ω]	10 [mH]	3.4 [kA]	6.4 [kA]	9 [kA]	11.2 [kA]
2	2.5 [Ω]	8.113 [mH]	3.9 [kA]	6.8 [kA]	9 [kA]	10.6 [kA]
3	4 [Ω]	3.824 [mH]	5.9 [kA]	8.2 [kA]	9 [kA]	9.3 [kA]

그림 12 ~ 14에서 시정수에 따른 시뮬레이션 파형을 확인할 수 있으며, 3[ms]에 9[kA]를 만족하면 시정수가 변경되더라도 모든 상황에서 차단기 가능하였다. 다만 시정수에 따라 고장 전류가 0[A]가 되는 시점은 변경되었다.

그림 12. 시정수 1번 시뮬레이션 파형

Fig. 12. Time constant 1 simulation waveform

그림 13. 시정수 2번 시뮬레이션 파형

Fig. 13. Time constant 2 simulation waveform

그림 14. 시정수 3번 시뮬레이션 파형

Fig. 14. Time constant 3 simulation waveform

4.2 고장 전류 크기에 따른 DC 고장 차단

제안한 DC 차단기는 3[ms], 9[kA] 특성을 가진 고장 전류에 대해 차단기 가능한 사양이지만, 설계한 DC 차단기의 사양으로 차단이 가능한 고장 전류의 크기를 확인하기 위해 표 5와 같이 3[ms]에 고장 전류를 변경한 상황에서 차단 시뮬레이션을 수행하였다.

표 5 고장 전류에 따른 시정수

Table 5 Time constant according to fault current

No	고장 전류	시정수
	3[ms]	R Fault	L limit
1	8[kA]	2.5[Ω]	9.78[mH]
2	10[kA]	2.5[Ω]	6.74[mH]
3	14[kA]	2.5[Ω]	2.7[mH]
4	18[kA]	1.5[Ω]	3.38[mH]
5	19[kA]	1.5[Ω]	2.96[mH]

그림 15 ~ 19에서 고장 전류의 크기에 따른 시정수를 적용하였을 때 시뮬레이션 파형을 확인할 수 있으며, DC 차단기의 사양 설계 시 마진을 1.7배로 설정하여, 3[ms]에 18[kA]까지 차단이 가능하였다. 다만 시정수에 따라 고장 전류가 0[A]가 되는 시점이 변경되었다.

그림 15. 고장 전류 1번 시뮬레이션 파형

Fig. 15. Fault current 1 simulation waveform

그림 16. 고장 전류 2번 시뮬레이션 파형

Fig. 16. Fault current 2 simulation waveform

그림 17. 고장 전류 3번 시뮬레이션 파형

Fig. 17. Fault current 3 simulation waveform

그림 18. 고장 전류 4번 시뮬레이션 파형

Fig. 18. Fault current 4 simulation waveform

그림 19. 고장 전류 5번 시뮬레이션 파형

Fig. 19. Fault current 5 simulation waveform

5. 결 론

본 논문에서는 차단부가 복합형으로 구성된 직류 차단기에 제안하는 역전류 주입 토폴로지를 적용하였다. 제안한 역전류 주입 토폴로지는 기존의 토폴로지에서 커패시터의 전압 사양을 낮추고, 고장 전류를 감소시키는 개선된 토폴로지이다.

제안한 토폴로지가 동작하는 원리에 대해 분석하였으며, DC에서 차단기의 동작 여부를 확인하기 위해 PSCAD/EMTDC를 사용하여 모델링 및 시뮬레이션을 수행하였다.

시뮬레이션 결과, 역전류 주입 토폴로지가 동작하여 기계식 차단기가 완전 개방은 2.56[ms], MOV가 동작하여 Fault 전류가 0[A]되는 시점은 3.95[ms]가 소요되었다.

그리고 고장 전류의 시정수를 변경하여 시뮬레이션 수행한 결과, 3[ms] 이전에 9[kA]를 넘지 않는 경우 모두 차단이 가능하였으며, 차단기 파라미터를 마진이 있도록 설계하여 3[ms]에 최대 18[kA]까지 차단이 가능하였다. 위와 같은 시뮬레이션을 통해 제안한 토폴로지의 성능을 검증하였다.