최나연
(Na-Yeon Choi)
1iD
장성욱
(Sung-Uk Zhang)
†iD
-
(Digital Twin Laboratory, Dong-Eui University, Korea Center for Brain Busan 21 Plus
Program, Dong-Eui University, Busan, Republic of Korea)
Copyright © The Korea Institute for Structural Maintenance and Inspection
Key words
MOSFET, Finite Element Analysis, Thermal Resistance, Clip Bonding Technology
1. 서 론
최근 세계적으로 기후 위기와 지구 온난화는 해결해야 할 중요한 과제로 관심받고 있다. 이산화 탄소 배출을 줄이고 지속 가능한 성장을 실현하기 위해서
효율적인 전력 장치 및 시스템의 개발이 더욱 중요해지고 있다[1-2]. 이에 따라 고출력, 소형화된 새로운 전력 장치와 소자의 개발이 활발하게 진행되고 있다. 효율적인 소자 개발을 위해 소자의 밀도와 출력 용량이 향상되면서,
고신뢰성의 전력 소자 패키지 기술의 개발도 함께 고려되고 있다.
전력 반도체의 패키징은 소자를 다른 시스템에 전기적으로 연결시키는 등의 역할을 수행한다[3]. Al Wire Bonding은 가장 널리 사용되고 있는 Interconnection 기술이다[4-5]. Al Wire Bonding은 비용이 저렴하고, 본딩 능력, 성형성 그리고 전기 전도성이 우수하여 기존의 패키징에서 중요한 역할을 수행하고 있다.
하지만 고밀도 전류와 긴 작동시간을 필요로 하는 경우에는 이러한 요구 조건을 만족시키기 어렵다.
Cu Clip Bonding은 낮은 Thermal & Electrical Resistance 요구를 충족하기 위해 기존의 Al Wire Bonding을
대체할 수 있는 좋은 선택지로 관심받고 있다[6]. Clip Bonding은 Al Wire에 비해 칩과 Lead Frame의 연결 면적이 넓어서 전체 패키지의 저항을 줄이고, 회로의 인덕턴스를 낮추며,
Information-noise ratio를 높일 수 있으며 회로를 통한 전압 손실을 줄일 수 있다[7-9]. 또한 Al Wire Bonding의 경우 열 흐름이 주로 Lead Frame 아래로 전달된다. 하지만 Clip Bonding의 경우 열흐름이 대형
클립을 통해 위로도 전달되는 2중 열경로를 가지고 있어 열특성도 상대적으로 우수하다[10].
본 연구에서는 유한 요소 해석을 이용해 Al Wire Bonding과 Cu Clip Bonding을 적용해 시뮬레이션 진행했다. 결과를 비교하여 Bonding
방법이 전체 전력 소자 패키지의 전기적 & 열적 특성에 미치는 영향을 평가했다.
해석에 실장할 패키지 타입은 널리 사용되는 패키지 타입인 TO-220과 TO-247 패키지를 활용했다. TO는 Transistor outline의
줄임말로 널리 사용되는 트랜지스터의 규격이다. 그 중 TO-220 패키지는 핀 간격이 0.1인치 정도의 고전력 스루 홀 부품에 사용되는 패키지 종류이다.
TO-220 패키지에 비해 TO- 247 패키지의 크기가 크며, 열성능이 좋아서 고전력 어플리캐이션에 사용하는데 적합하다.
추가적으로 Al Clip Bonding과 Cu Wire Bonding에 대한 경우를 가정하여 시뮬레이션을 진행하였으며 실험계획법을 사용한 Pareto
Chart를 활용해 Package Type, Bonding method, Material 3가지 인자에 대해 열 특성에 가장 큰 영향을 끼치는 인자를
평가했다.
2. Thermal Modeling & Simulation
2.1 Theoretical background
열 등가회로 모델은 시스템의 열 특성을 해석하기 위해 열 시스템을 회로 형태로 모델링한 것이다[11]. 이는 1차원 열전달에 대한 퓨리에 방정식이 옴의 법칙과 동일한 형태를 가진다는 Thermal-electrical analogous를 기반으로 한다.
전력 패키지의 열해석에서 열 등가회로를 활용할 경우 열 경로의 구성 요소들을 등가의 열저항으로 가정하여 열저항을 해석할 수 있다. Thermal-electrical
analogous parameters는 Table 1에서 보여준다.
표 1 열-전기 쌍대성 파라메터
Table 1 Thermal-electrical analogous parameters
|
Thermal
|
Electrical
|
|
Temperature, T [K]
|
Voltage, V [V]
|
|
Heat, Q [J]
|
Charge, Q [C]
|
|
Heat transfer rate, q [W]
|
Current, I [A]
|
|
Thermal resistance, RT [K/W]
|
Electrical resistance, R [V/A]
|
해당 열 등가 모델을 기반으로 하여 Bonding 방법과 패키지의 종류에 따른 Junction-to-Case Thermal Resistance을 산출하고
이에 따른 열 특성을 비교했다.
Junction-to-Case Thermal Resistance의 측정 방법은 JESD 51-1 에서 제시하고 있다[12]. Junction-to-Case Thermal Resistance는 반도체 소자의 작동 부분에서 적절하게 방열 된 외부 케이스의 표면까지의 열저항을
나타낸다. Junction-to-Case Thermal Resistance의 계산은 다음의 식(1)을 따른다.
Tj는 일반적으로 방열판과 접촉한 상태에서의 접합부 온도, Tc는 케이스 온도, Pv는 손실 전력을 의미한다.
Fig. 1는 Junction-to-Case Thermal Resistance를 열 등가회로 모델로 나타낸 것이다.
그림 1. 접합부-케이스 열 저항을 위한 열 등가 회로 모델
Fig. 1. Thermal Equivalent Circit Model for Junction-to-Case Thermal Resistance
현실에서 Rth-JC의 측정 시에는 열전대를 이용해 외부 케이스의 온도를 정확하게 측정하는 것에 제한 사항을 가진다. 하지만 유한 요소 해석을 활용할
때, 케이스의 표면을 일정한 온도로 경계 조건을 설정할 수 있으므로 무한 방열판의 상황을 쉽게 구현할 수 있는 이점을 가진다[13].
2.2 Numerical Model
열 특성 변화와 Rth-JC를 확인하고 정량적으로 분석하기 위하여 융합부품소재 핵심연구지원센터 ANSYS 아카데믹 연구용(Academic Research
CFD)을 사용하여 Electrical-Thermal Analysis를 진행했다. 시뮬레이션을 위해 Wire Bonding과 Clip Bonding으로된
TO-220, TO-247 패키지를 각각 모델링했다. TO-220 패키지와 TO-247의 패키지 Outline은 Fig. 2의 (a)에 자세한 소자의 구조는 Fig. 2의 (b)에 나타냈다. Bonding과 패키지 종류에 따른 모델의 차이를 Fig. 3에서 보여준다. Bonding과 패키지 종류의 차이에 따른 열 특성 변화를 정량적으로 확인하기 위하여 Chip의 크기와 Wire의 두께를 동일하게
지정했다.
해석에 사용된 Mesh는 Fig. 4에 나타냈다. 본 연구에서는 모델링을 Share Topology로 지정해서 접촉 조건을 최소화했다. Share Topology는 각 바디 간의 노드가
함께 공유되는 것을 말한다.
경계 조건은 Fig. 5에 나타냈다. 소자의 발열은 손실 전력과 관계가 있으며 손실 전력은 전류의 양에 영향을 받는다. 소자의 열특성 정량적으로 비교하기 위해서 3A의 정전류
상태로 가정한 후 각 패키지의 Drain Voltage의 변화를 비교했다. Bias 조건으로 VDS를 －8V, ID를 －3A로 설정했다. 온도 조건으로
패키지 하단에 히트싱크를 가정하고 70℃의 온도 조건을, 표면에는 대류 조건을 설정했다. 전력 소자의 설계는 보통 Iterconnection 방법에
따라서 달라진다. 본 연구에서는 패키징 방법에 따른 차이를 평가하기 위해 Chip의 Equivalent Resistivity가 동일하다고 가정한 상태에서
전기적, 열적 특성 변화를 확인했다.
그림 2. (a) TO-247 및 TO-220 패키지의 개요, (b) TO-247 패키지의 세부사항
Fig. 2. (a) Outlines of TO-247 & TO-220, (b) Detail of TO-247 Package
그림 3. 패키지 타입 및 본딩 기술에 따른 모델 차이
Fig. 3. Different Model depends on Package Types & Bonding Technology
그림 4. 열-전기 해석을 위한 격자망
Fig. 4. Mesh for thermal-electric analysis
그림 5. 열-전기 해석을 위한 경계 조건
Fig. 5. Boundary Conditions for thermal-electric analysis
3. Results & Discussion
3.1 Calculated Drain Voltage
3A의 정전류 상태에서 패키지의 종류와 Bonding에 따른 Drain Voltage 변화는 Fig. 6 과 Table 1 나타냈다. 3A의 전류를 얻기 위한 Drain Voltage는 Al Wire로 본딩 된 TO-220 패키지에서 －2.147 V로 가장 낮게 나타났다.
또한 Cu Clip으로 연결 된 TO-247 패키지는 －0.164 V로 가장 높았다.
TO-220 패키지 보다 TO-247 패키지에서 Drain Voltage가 감소했다. Drain Voltage는 Al Wire Bonding의 경우
TO-220 패키지에 비해 TO-247 패키지에서 0.691 V 증가했다. Al Wire Bonding의 경우 TO-247 패키지가 TO-220 패키지에
비해 0.027V 더 높았다. TO-220, TO-247 패키지 모두에서 Cu Clip Bonding을 이용한 경우 Al Wire Bonding 보다
Drain Voltage가 낮게 나타났다.
이를 통해 TO-220 패키지보다 TO-247 패키지를 사용 시, Al Wire보다 Cu Clip을 사용 시 같은 전류량을 더 낮은 Drain Voltage로
획득할 수 있다는 사실을 확인했다.
Fig. 7은 TO-220 Pakcage의 Al Wire (a)와 Cu Clip Bonding (b)의 Current Denstity를 나타낸다. 패키지 단의
최대 전류 밀도가 Al Wire에서는 Source 측 Wire와 Chip의 접합부에서, Cu Clip Bonding은 Drain의 Lead Frame
측에서 나타났다. 같은 Drain Current가 흐르는 것을 가정 했을 때 최대 전류 밀도는 Al Wire Bonding은 58839 mA/mm,
Cu Clip Bonding에서 12336 mA/mm로 약 5배 정도 차이 나는 것을 확인했다.
그림 6. 패키지 및 본딩 기술에 따른 드래인 전압 비교
Fig. 6. Drain Voltage Comparison by Package and Bonding Method
그림 7. 패키지 타입에 대한 전류 밀도 분포
Fig. 7. Current density distribution of each packages
3.2 Calculated Temperature
Fig. 8는 패키지 및 Bonding 방법 변화에 따른 패키지의 온도 분포를, Table 2에서 패키지와 본딩 방법 변화에 따른 최대 온도를 보여준다. 모든 경우에서 Al Wire, Cu Clip과 Chip이 접합되는 부위에서 최대 온도를
나타냈다. TO-220, Al Wire에서 78.48℃로 최대 온도를 나타냈다. TO-247 패키지 Al Wire 또한 75.19℃를 보여줬다. Cu
Clip Bonding 시 최대 온도는 TO-220 패키지와 TO-247 패키지에서 각각 70.13℃, 70.12℃로 나타났다. 하단 방열판을 70℃로
지정한 것을 고려했을 때 하단 방열판과 약 0.13℃ 정도의 차이를 보이며 Junction의 최대 온도가 크지 증가하지 않은 것을 확인했다.
표 2 전기-열 해석을 이용한 드레인 전압
Table 2 Calculated drain voltage using electric-thermal analysis [-V]
|
|
Al Wire
|
Cu Clip
|
|
TO-220
|
2.147
|
0.191
|
|
TO-247
|
1.456
|
0.164
|
그림 8. 각 해석 조건에 대한 온도 분포
Fig. 8. Temperature distribution for each conditions
3.3 Juntion-to-Case Thermal Resistance
Rth-JC 산출을 위해서 접합부 온도와 손실 전력이 필요하다. Table 3에서는 시뮬레이션을 통해 산출된 Chip의 손실 전력을 나타낸다. Drain Voltage 및 최대 온도와 마찬가지로 TO-220패키지 Al Wire에서
6.427 W로 가장 높은 값을 나타냈다. 또한 TO-247 패키지에 Cu Clip Bonding 사용 시 0.483 W로 가장 낮은 손실 전력이
나타났다. Cu Clip를 이용해 본딩할 경우 손실 전력은 Al Wire와 비교해 TO-220 패키지와 TO-257 패키지에서 각각 91.27 %,
88.91 %가 감소했다.
표 3 열-전기 해석을 이용한 최대 접합부 온도 [℃]
Table 3 Calculated maximum junction temperature using thermal electric analysis [℃]
|
|
Al Wire
|
Cu Clip
|
|
TO- 220
|
78.48
|
70.13
|
|
TO-247
|
75.19
|
70.12
|
표 4 열-전기 해석으로 계산된 손실 전력 량 [W]
Table 4 Calculated power dissipation from thermal-electric analysis [W]
|
|
Al Wire
|
Cu Clip
|
|
TO- 220
|
6.427
|
0.561
|
|
TO-247
|
4.355
|
0.483
|
유한 요소 해석을 이용해 계산된 최대 접합부 온도와 손실 전력을 이용하여 Rth-JC 를 계산했다. Fig. 9은 각 패키지와 본딩 방식 변화에 따른 산출된 Rth-JC 를 나타낸다.
Al Wire를 이용해 본딩을 한 경우 TO-220, TO-247 패키지에서 열저항은 각각 1.32 ℃/W, 1.19 ℃/W 로 계산됐다. 또한 Cu
Clip을 이용해 본딩한 경우 각각 0.23 ℃/W, 0.25 ℃/W 로 계산됐다. Al Wire Bonding의 경우 열저항이 평균 1.26 ℃/W
였으나 Cu Clip Bonding은 0.24 ℃/W 정도로 약 80.95 %가 감소했다.
유한 요소 해석을 통해 본딩 방법에 따른 패키지의 열저항을 비교했을 때 Al Wire Bonding 보다 Cu Clip Bonding에서 낮은 열저항
특성을 나타냈다. 이는 Al Wire를 사용하여 본딩하는 경우보다 Cu Clip 사용하는 편이 방열 능력이 상대적으로 우수하단 것을 보여준다.
패키지 타입 별로 비교했을 때 Al Wire Bonding의 경우 TO- 220 패키지는 비해 TO-247에서 0.22 ℃/W 정도 감소했으며 이는
TO-247 패키지에서 9.85 % 감소했다. 하지만 Cu Clip Bonding 에서는 오히려 TO-247 패키지가 열저항이 0.02 ℃/W 더
높게 나타났으며 8.7 % 증가한 것을 확인했다.
그림 9. 드레인 전압, 최대 접합 온도, 전력 손실, 열 저항에 대한 파레토 차트
Fig. 9. Pareto chart for drain voltage, maximum junction temperature, power dissipation,
thermal resistance
3.4 Evaluation of Significance
본 연구는 Cu Clip과 Al Wire의 두 가지 Interconnection 기술에 대해서 TO-220과 TO-247 패키지 따른 열특성을 평가했다.
일반적으로 Al보다 Cu가 Thermal Conductivity가 좋아 방열 전달이 쉬운 알려져 있으며, Clip Bonding은 Chip 상단부에
넓게 접착되어 또 다른 방열 경로를 제공해 Wire Bonding 보다 나은 열 성능을 제공한다.
Al Wire Bonding과 Cu Clip Bonding은 형상과 물성이 모두 다르다. Interconnection 기술에 따른 열특성 변화를 좀
더 정량적으로 평가하기 위해 Cu Wire Bonding과 Al Clip Bonding의 사례를 가정하여 추가적인 시뮬레이션을 진행하였다.
Table 5는 Cu Wire, Al Wire, Cu Clip, Al Clip에 대한 Drain Voltage, Junction Maximum Temperature,
Power Disspation, Thermal Resistance를 나타낸다. Cu 소재가 열전도율이 높은 만큼 해석 결과, Cu 소재가 더 낮은
열저항을 가진다. 이는 Cu가 패키지의 열특성에서 좋은 선택이 될 수 있음을 보여준다.
Package Type과, Bonding Method, Material에 대한 각 요인에 따른 결과를 정량적으로 평가하기 위해 실험계획법(Design
of Experiments, DOE)를 사용한 Pareto chart를 활용했다. 실험계획법을 이용한 Pareto chart는 실험 계획을 수립해
어떠한 변수가 결과에 영향을 미칠지 식별하고 위해 사용된다. 분석에는 Minitab 18을 이용했다.
결과에 따른 Pareto chart는 Fig. 10에 나타냈다. 그래프의 붉은 점선은 Pareto Line of Significance이며, 이는 유의미한 영향을 나타내는 인자를 식별하는 데 도움을
준다. Pareto Line of Significance 기준으로 유의미한 영향을 나타내는 인자는 Bonding Method, Package Type
그리고 Bonding Method와 Package Type이 함께 적용되었을 경우이다. Interconnection 기술에서 가장 지배적인 영향을
미치는 요소는 Bonding Method인 것을 확인했다. Cu가 Al보다 좀 더 열특성이 좋았지만, 재료는 유의미한 영향을 미치지 않는 것을 알
수 있다.
그림 10. 각 조건에 대한 열 저항
Fig. 10. Thermal resistance for each conditions
표 5 Cu wire, Al clip bonding에 따른 드레인 전압, 접합부 최대 온도, 손실 전력 및 열저항
Table 5 Drain voltage, junction maximum temperature, power dissipation and thermal
resistance according to Cu wire, Al clip bonding
|
Package Type
|
Bonding Tyep
|
Bonding Material
|
Drain Voltage
[-V]
|
Junction Maximum Temperature
[℃]
|
Power Dissipation [W]
|
Thermal
Resistance
[℃/W]
|
|
TO-220
|
Wire
|
Al
|
2.147
|
78.933
|
6.43
|
1.390
|
|
Cu
|
2.091
|
78.382
|
6.26
|
1.339
|
|
Clip
|
Al
|
0.190
|
70.142
|
0.56
|
0.254
|
|
Cu
|
0.191
|
70.139
|
0.56
|
0.248
|
|
TO-247
|
Wire
|
Al
|
1.456
|
75.082
|
4.35
|
1.167
|
|
Cu
|
1.451
|
74.917
|
4.34
|
1.132
|
|
Clip
|
Al
|
0.164
|
70.127
|
0.48
|
0.263
|
|
Cu
|
0.164
|
70.122
|
0.48
|
0.253
|
4. Conclusion
Cu Clip Bonding은 높은 Al Wire Bonding에 비교하여 넓은 연결 면적으로 높은 Thermal & Electrical Resistance를
만족시키며 Al Wire Bonding의 대안으로 주목받고 있다. 본 연구에서는 Cu Clip Bonding과 Al Wire Bonding을 TO-220와
TO-247 패키지에 적용하여 유한 요소 해석을 통해 정략적으로 분석했다. 열특성을 비교하여 Bonding 방식이 전체 소자와 패키지에 미치는 열적
특성에 미치는 영향을 확인했다.
3A의 정전류 상황을 가정하여 Drain Voltage를 비교했을 때, Al Wire 에 비교해서 Cu Clip Bonding 시 TO-220 패키지에서
약 91.1%, TO-247 패키지에서 88.74% 더 낮았으며, 이는 Cu Clip Bonding으로 패키징 시에 비교적 낮은 전압으로 같은 전류를
공급할 수 있는 것을 확인했다.
최대 접합부 온도의 경우 Al Wire는 TO-220 패키지에서 78.48℃, TO-247 패키지에서 75.19℃ 로 계산됐다. Cu Clip Bonding의
경우 TO-220 패키지는 70.13℃, TO-247 패키지는 70.12℃ 로 나타났다. 케이스의 온도가 70℃로 가정한 것을 고려할 때 Cu Clip
Bonding에서는 유의미한 Peak Junction Temperature의 증가를 나타내지 않았다.
각 본딩 방법에 따른 Rth-JC은 Al Wire에서 TO-220, TO-247 패키지가 각각 1.32℃/W, 1.19℃/W 이었으며 Cu Clip
Bonding은 0.23℃/W, 0.25℃/W으로 나타났다. Al Wire에 비해 Cu Clip에서 평균 19.05% 정도의 Rth-JC를 나타냈으며
상대적으로 우수한 열특성을 가지고 있는 것을 정량적으로 확인했다.
좀 더 정확한 평가를 위해 Al Clip Bonding과 Cu Wire Bonding의 경우를 추가적으로 시뮬레이션했다. 결과를 이용해 Package
Type, Bonding Method, Material 3 가지 요인에 대한 중요도를 실험계획법을 사용한 Pareto chart를 활용해 평가했다.
제일 지배적인 영향을 끼친 것은 Bonding Method였다. 이를 이용해 Clip Bonding을 활용했을 때 좋은 열특성을 얻을 수 있는 것을
정량적으로 확인했다.
Acknowledgements
본 연구는 산업통상자원부(MOTIE)와 한국에너지기술평가원(KETEP)의 지원(No. RS-2023-00281219)과 정부(과학기술정보통신부)의
재원으로 한국연구재단-BRIDGE융합연구개발사업 지원(2021M3C1C3097675)을 받아 수행한 연구 과제입니다.
References
L. Wang, W. Wang, R. J. E. Hueting, G. Rietveld, and J. A. Ferreira, “Review of Topside
Interconnections for Wide Bandgap Power Semiconductor Packaging,” in IEEE Transactions
on Power Electronics, vol. 38, no. 1, pp. 472-490, 2023.
Saito, W. “Power device trends for high-power density operation of power electronics
system,” Japanese Journal of Applied Physics, 53, 2014.
S. G. Patil, B. Pavithra and M. M. Nayak, “Characterization and analysis of Transistor
Outline TO-254 package for power device applications,” 2016 3rd International Conference
on Emerging Electronics (ICEE), pp. 1-5, 2016.
A. Rezvani, A. Shah, M. Mayer, Y. Zhou, and J.T. Moon, “Role of impact ultrasound
on bond strength and Al pad splash in Cu wire bonding,” Microelectronics Reliability,
vol. 53, no. 7, pp. 1002-1008, 2013.
L. Karanja, P. Pichon, J. Brandelero, and M. Legros, “Effect of post bonding annealing
on the reliability of Al based wire bondings in IGBTs,” Microelectronics Reliability,
Volume 138, 114647, 2022.
Durand, C., Klingler, M., Coutellier, D., and Naceur, H. “Power Cycling Reliability
of Power Module: A Survey,” IEEE Transactions on Device and Materials Reliability,
vol. 16, no. 1, pp. 80–97, 2016.
Liu, K., Yang, J., Luo, J., Wang, L., Huang, Q., and Chen, F., “The characterization
and application of chip topside bonding materials for power modules packaging: a review,”
Journal of Physics: Conference Series, vol. 1605, no. 1, 2020.
Z. Li, H. Chen, H. Fan and J. Yang, “Optimization of Epoxy Molding Compound to Enhance
the Solder Joints Robustness during Thermal Cycling for A Clip Bond Power Package,”
21st International Conference on Electronic Packaging Technology (ICEPT), pp. 1-4,
2020.
Liu, L., Jiang, W., Liu, Q., Lin, W., Miao, X., and Shi, L. “Investigation on Copper
Clip Bonding Structure for Power Package,” 2018 19th International Conference on Electronic
Packaging Technology (ICEPT), 2018.
Y. Zhu, H. Chen, K. Xue, M. Li, and J. Wu, “Thermal and reliability analysis of clip
bonding package using high thermal conductivity adhesive,” 2013 IEEE 15th Electronics
Packaging Technology Conference (EPTC 2013), Singapore, pp. 259-263, 2013.
S. H. Ham., “Thermal modeling and analysis of single phase LSPM,” The Transactions
of the Korean Institute of Electrical Engineers, vol. 64, no. 3, pp. 411-416. 2015.
Electronic Industries Association, Integrated Circuit Thermal Measurement Method –
Electrical Test Method, EIA / JEDEC Standard, JESD 51-1, 1995, www.jedec.org.
D. Schweitzer, “The junction-to-case thermal resistance: A boundary condition dependent
thermal metric,” 2010 26th Annual IEEE Semiconductor Thermal Measurement and Management
Symposium (SEMI-THERM), pp. 151-156, 2010.
저자소개
Na‑Yeon Choi is a Ph.D. mechanical engineering student at Dong-Eui University, Busan
in South Korea. She received a bachelor’s degree in radiology science and a master’s
degree in advanced materials engineering at the same university. She is interested
in microelectronics reliability using finite element analysis.
Sung‑Uk Zhang received a bachelor’s degree in electrical engineering from Sogang University,
Seoul, South Korea; a master’s degree in biomedical engineering, and a Ph.D. degree
in mechanical engineering from the University of Florida, Gainesville, FL, USA. He
is an associate professor at the Department of Automotive Engineering, Dong-Eui University,
Busan, South Korea. Before joining the university, he was with Samsung Electronics,
Giheung-gu, Young-si, Gyeonggi-do, South Korea. He has published extensively in journals
and conference proceedings. He is a leader in the Digital twin laboratory, at Dong-Eui
University. His current research interests include digital twin technology for microelectronics
reliability, artificial intelligence for structural health monitoring, semiconductor
process simulation, and, multiphysics and multiscale simulation using finite element
analysis.