1. 서 론

Cascaded H-bridge 인버터 (CHB)는 H-bridge로 구성된 N개의 셀이 서로 직렬로 연결되어 복잡한 회로 구성 없이 멀티레벨의 전압을 출력할 수 있기 때문에, 오늘날 가장 널리 사용되는 멀티레벨 토폴로지 중 하나이다^[1,2]. 이러한 CHB는 위와 같은 특징으로 인해 쉽게 높은 출력 전압을 생성할 수 있으므로, 주로 solid state transformer (SST), electric vehicle (EV) charger, photo voltaic (PV) system, energy storage system (ESS)와 같은 친환경에너지용 전력변환장치 혹은 대용량 전동기 드라이브와 같은 어플리케이션에 주로 적용된다^[3-7].

CHB의 출력 전압을 생성하기 위한 변조기법으로는 phase-shifted PWM (PS-PWM), level-shifted PWM (LS-PWM), nearest level control (NLC) 등이 제시되었다^[8-11]. 그 중, PS-PWM은 일정한 위상차를 가진 N개의 반송파를 사용하여 멀티레벨의 출력 전압을 형성하는 변조기법으로, 동일한 반송파 주파수에서 LS-PWM 및 NLC 보다 더 높은 스위칭 주파수의 CHB 출력 전압을 갖는다. 이는 출력 전압에 더 적은 고조파가 포함된다는 것을 의미하므로 동일한 반송파 주파수에서 다른 변조기법보다 우수한 전류 품질을 달성할 수 있다. 따라서, 일반적으로 PS-PWM은 동일한 전류 품질을 달성하기 위해 다른 변조 기법에 비해 훨씬 낮은 반송파 주파수를 요구한다.

Digital signal processor (DSP)를 이용한 digital 제어 시스템은 일반적으로 ^[12]과 같이 반송파의 zero 혹은 period에서만 샘플링을 수행하는 single-sampling이 사용된다. PS-PWM 기반 CHB에서 single-sampling을 적용할 경우, 낮은 반송파 주파수로 인해 샘플링 지연에 의한 영향이 증가하고, 지령 전압의 해상도가 낮아지는 등의 제어 성능이 하락하는 문제가 발생한다^[13,14]. 따라서, 샘플링 지연의 영향을 최소화하기 위한 다양한 기법들이 제시되었으며, ^[15-18]에서는 multi-sampling 기법을 이용하여 샘플링 지연을 저감시키는 방법이 제시되었다. Multi-sampling이란, 반송파 1주기 내에 샘플링 및 지령 갱신을 여러 번 수행하는 기법이다. 일반적으로, 반송파 주파수가 매우 작은 PS-PWM 기반의 CHB에서 multi-sampling을 사용할 경우, 반송파의 주파수와 관계없이 제어기에서 출력하는 지령 전압의 해상도가 증가하기 때문에 제어 성능을 크게 향상시킬 수 있다.

그림 1. N-cell CHB의 구조.

Fig. 1. Topology of N-cell CHB.

그러나, multi-sampling 기법을 적용할 경우, 몇 가지 의도하지 않은 상황이 발생한다^[19]. 그중 하나는 vertical crossing에 의한 스위칭 펄스의 갱신 누락 현상이다. Vertical crossing이란 지령과 반송파가 수직으로 교차할 경우, PWM 펄스의 갱신이 누락되는 현상을 의미한다. Multi-sampling과 관련된 대부분의 논문에서 vertical crossing은 반드시 억제되어야 한다고 언급되지만, 탐지 방법과 억제 방법에 대한 구체적인 내용이 제시되지 않고 있다. ^[14]에서는 지령과 반송파의 크기를 이용하여 vertical crossing을 탐지하며, vertical crossing이 발생할 경우, PWM 펄스를 강제로 발생시킨다고 언급되어 있다. 그러나 vertical crossing 탐지 방법 및 PWM 펄스를 강제로 발생시키는 방법에 대한 구체적인 설명이 제시되지 않았다. ^[15]는 multi-sampling이 적용된 DC-DC 컨버터에서 vertical crossing에 의해 발생하는 dead bands를 제거하기 위한 proportional (P) 제어기 기반의 샘플링 시점 천이 기법을 제시한다. 이는 PWM 지령과 반송파가 교차하는 지점이 반드시 샘플링의 중심에서 발생하기 때문에 vertical crossing의 발생을 효과적으로 억제할 수 있다. 그러나, 제시되는 기법은 DC-DC 컨버터와 같이 정상상태에서 지령이 큰 폭으로 변동하지 않는 시스템에서만 적용가능하기 때문에, 정현파 지령이 인가되는 인버터 시스템에서는 적용할 수 없으며, 다수의 반송파를 사용하는 PS-PWM 기반 CHB에는 적용 불가능하다.

본 논문에서는 PS-PWM 기반 CHB에서 multi-sampling 적용 시 발생하는 vertical crossing에 의한 CHB 전압 오차 및 반송파 주기가 vertical crossing에 미치는 영향에 대해 자세히 분석한다. 그리고 vertical crossing의 발생 조건을 수식으로 도출하여 vertical crossing의 발생을 미리 예측하고 억제함으로써 CHB 출력 전압의 오류를 제거하는 기법을 제시한다. Vertical crossing의 발생을 예측하기 위해 CHB 각 셀의 반송파의 크기 및 기울기, 그리고 현재 및 이전 샘플링에서의 PWM 지령의 크기가 사용된다. 또한, vertical crossing이 예측된 셀은 PWM 지령의 변조를 통해 vertical crossing이 발생하는 것을 억제한다. 이는, 소프트웨어적으로 vertical crossing을 억제하기 때문에 DSP의 종류와 성능에 관계없이 적용할 수 있다. 제안하는 기법의 타당성은 TI TMS320F28377D 기반 3-셀 CHB 실험세트의 실험 결과를 통해 검증한다.

그림 2. PS-PWM 기반 CHB의 지령 변조 과정.

Fig. 2. Modulation process of the PS-PWM based CHB.

2. System description

$v_{cell,\: xa}$, $v_{cell,\: xb}$는 각각 셀 $x$의 레그 a 및 b의 출력 전압을 의미하며, 식 (2)와 같이 $SW_{xy}$에 따라 결정된다 ($y$=a, b).

식 (2)에서 $SW_{xy}$는 $S_{xyp}$ 및 $S_{xyn}$의 스위칭 상태를 나타내고, $SW_{xy}$=1은 $S_{xyp}$가 On, $SW_{xy}$=0은 $S_{xyn}$가 On이 되는 상태를 의미한다. 표 1은 $SW_{xy}$에 따라 출력하는 $v_{cell,\: x}$을 나타낸 표이며, 식 (1) 및 식 (2)를 통해 $v_{cell,\: x}$는 $v_{cell,\: xa}$와 $v_{cell,\: xb}$의 차이의 값으로 출력하며 총 3레벨의 전압을 출력할 수 있다는 것을 알 수 있다.

PS-PWM 기반 CHB의 지령 변조 과정은 그림 2와 같이 나타난다. CHB 출력 전압 지령 ($v_{CHB}^{*}$)은 N으로 나뉘어 각 셀의 출력 전압 지령 ($v_{cell}^{*}$)으로 분배되며, 반송파와 비교하기 위한 PWM 지령 ($D_{x}$)은 $v_{cell}^{*}$을 $V_{dc,\: x}$으로 정규화함으로써 도출된다. 따라서, $SW_{x}$은 $D_{x}$와 각 셀에 해당하는 반송파 ($Carr_{x}$)와 비교함으로써 출력된다.

그림 3. Multi-sampling이 적용된 CHB의 반송파 및 PWM 지령.

Fig. 3. Carrier and modulation wave of CHB with multi-sampling.

본 논문에서는 vertical crossing에 의한 영향 분석과 예측 및 억제 기법에 대한 용이한 설명을 위해 반송파 한 주기에 세 번의 샘플링을 수행하는 3-셀 CHB를 예시로 사용한다. 그림 3은 세 번의 multi-sampling을 수행하는 CHB의 반송파 및 PWM 지령을 나타낸 그림이다. 그림 3에서 $T_{samp}$ 및 $T_{carr}$은 각각 샘플링 주기 및 반송파 주기를 나타내며, $k$ 및 $k+1$ 등은 해당 샘플링 시점을 나타낸다. 따라서, $D_{x}[k]$ 및 $Carr_{x}[k]$는 각각 $k$번째 샘플링에서 셀 $x$의 PWM 지령 및 반송파의 크기를 나타낸다. 3번의 multi-sampling을 수행하기 때문에 반송파 한 주기에 $D_{x}$는 세 번씩 갱신된다.

3. Analysis of vertical crossing

실제 DSP에서 $SW_{x}$의 상태는 $D_{x}$와 $Carr_{x}$의 크기가 일치하는 시점에서만 갱신되며 그 이외의 시점에서는 갱신되지 않는다. 본 논문에서는 표 2와 같이 $D_{x}$와 $Carr_{x}$의 값이 같은 시점에서 반송파가 양의 기울기일 경우 $SW_{x}$는 0으로 갱신되며, 반송파가 음의 기울기일 경우 $SW_{x}$는 1로 갱신된다고 가정한다.

Single-sampling의 경우, $D_{x}$는 $Carr_{x}$=0인 시점 혹은 $Carr_{x}$=1인 시점에서만 갱신되기 때문에 $SW_{x}$의 갱신은 표 2의 조건에 의해 반송파의 반주기마다 반드시 1번씩 발생한다. 그러나, multi-sampling을 적용할 경우에는 갱신되는 $D_{x}$ 및 $Carr_{x}$에 따라 vertical crossing이 발생할 수 있다. 그림 4는 셀 $m$의 $k$번째 샘플링에서 vertical crossing이 발생하는 경우를 나타낸 그림이며, 그림 4(a) 및 그림 4(b)는 각각 반송파가 상승하는 경우와, 반송파가 하강하는 경우를 나타낸다. 또한, 본 논문에서 셀 $m$은 vertical crossing이 발생한 셀을 의미한다. 이상적인 경우, $k$번째 샘플링에서 $SW_{m}[k]$는 갱신되어야 하지만, $D_{m}[k]$과 $Carr_{m}[k]$의 크기가 같은 시점이 발생하지 않았기 때문에 실제 $SW_{m}[k]$은 갱신되지 않는다. 위와 같이, $D_{x}$와 $Carr_{x}$이 서로 수직으로 교차하는 현상을 vertical crossing이라고 부르며, vertical crossing에 의해 $SW_{m}$의 갱신이 누락되는 현상을 missed edge라고 한다^[19].

그림 4. Vertical crossing의 발생 (a) 반송파 상승, (b) 반송파 하강.

Fig. 4. Occurrence of vertical crossing (a) Positive carrier slope, (b) Negative carrier slope.

Vertical crossing이 발생하면 missed edge에 의해 잘못된 $v_{cell,\: m}$이 출력한다. 이때, 발생하는 오차의 크기 ($E_{m}$)는 식 (3)과 같이 정의할 수 있다.

이때, $u_{cell,\: m}$는 오차가 발생하지 않고 정상적으로 출력해야 하는 전압의 크기를 의미한다. $E_{m}$의 크기는 반송파의 기울기와 vertical crossing이 발생한 레그의 위치에 따라 각각 다른 값을 가지며, 식 (1) 및 식 (2)를 이용하여 표 3에 나타난 값으로 도출할 수 있다. 또한, $E_{m}$은 vertical crossing에 의해 나타나는 $v_{CHB}$의 전압 오차의 크기와 일치한다는 것을 식 (1)을 통해 알 수 있다.

그림 5. Vertical crossing에 의한 missed edge 지속 시간.

Fig. 5. Persistence time of the missed edge by the vertical crossing.

그림 6. Vertical crossing으로 인해 발생하는 전압 오류 및 전류 서지의 발생.

Fig. 6. Occurrences of the abnormal voltage and current surges by vertical crossing.

또한, vertical crossing이 발생한 경우 $E_{m}$은 missed edge가 발생한 시간 동안 발생하며, 다음 $SW_{m}$이 갱신되는 시점까지 유지된다. 그림 5는 vertical crossing에 의한 missed edge가 유지되는 시간 ($\varepsilon_{m}$)을 나타낸 그림이다. $k$번째 샘플링에서 발생한 vertical crossing에 대한 $\varepsilon_{m}[k]$는 식 (4)와 같이 나타낼 수 있다.

이때, $\varepsilon_{m,\: 1}$, $\varepsilon_{m,\: 2}$는 반송파의 기울기에 따라 구분된 missed edge의 유지 시간을 의미하며, $h_{1}$, $h_{2}$는 각각 missed edge의 시작 및 종료에 따른 $Carr_{m}$의 크기를 의미한다. 식 (4)를 통하여 $\varepsilon_{m}$은 $T_{carr}$에 비례한다는 것을 알 수 있다. 이는, 동일한 시점에서 vertical crossing이 발생한다고 가정할 경우 $T_{carr}$이 클수록 vertical crossing에 의한 영향이 증가하는 것을 의미한다. 따라서 $T_{carr}$이 큰 시스템일수록 vertical crossing의 억제 필요성은 더욱 증가한다.

그림 6은 CHB를 이용한 전류 제어 시 vertical crossing에 의해 왜곡된 $v_{cell,\: m}$ 및 $v_{CHB}$와 $i_{Load}$의 파형을 나타낸 그림이다. vertical crossing이 발생할 경우 $v_{cell,\: m}$ 및 $v_{CHB}$에 $E_{m}$만큼의 오차가 발생하기 때문에 $i_{Load}$에 서지가 유발하는 것을 확인할 수 있다. Vertical crossing에 의한 서지 전류의 크기는 부하의 및 필터의 크기에 따라 다르지만, 계통연계 시스템과 같이 필터의 크기가 매우 작고, 계통 전원과 $v_{CHB}$ 사이의 매우 작은 전압 차이만을 이용하여 출력 전류를 제어하는 경우, 작은 전압 오차만으로도 큰 전류 서지가 발생할 수 있다. 따라서 multi-sampling을 적용할 경우, vertical crossing은 반드시 억제되어야 하는 요소이다.

4. Vertical crossing prediction and suppression

본 절에서는 PS-PWM 기반 CHB에서 vertical crossing이 발생하는 조건을 도식화하고 이를 이용하여 vertical crossing의 발생을 억제하는 기법을 제시한다. Vertical crossing의 발생 조건은 그림 4를 통해 도출할 수 있다. 첫째, $Carr_{m}$의 반주기동안 $Carr_{m}$과 $D_{m}$의 크기가 동일한 지점은 존재하지 않는다. 둘째, $Carr_{m}$과 $D_{m}$의 기울기는 서로 반대이다. 이때, $D_{m}$의 기울기는 이전 샘플링 시점의 $D_{m}$과 비교하여 판단한다. 예를 들어, 그림 4(a)의 $k$번째 샘플링에서, $Carr_{m}[k]$는 상승하지만, $D_{m}[k]$는 $D_{m}[k-1]$보다 작기 때문에 하락하였으므로, $Carr_{m}$과 $D_{m}$의 기울기는 서로 반대이다. 위와 같이 vertical crossing이 발생하는 조건은 수식을 통해 나타낼 수 있으며, 이는 식 (5)와 같다.

그림 7. 연산시간 이후에 출력하는 PWM 지령.

Fig. 7. Modulation wave output after calculation time.

그림 8. 3-셀 CHB에서 샘플링 시점의 반송파 크기.

Fig. 8. Magnitude of carriers at updating sampling instance in three-cell CHB.

그러나, 지령 변조를 통해 vertical crossing을 억제하기 위해서는 적어도 한 샘플링 이전에 vertical crossing이 발생할 것을 예측해야 한다. 즉, 식 (5)에 나타난 변수들을 $k-1$번째 샘플링에서 알 수 있어야 한다. 또한, DSP 기반의 digital 제어기에서 $D_{x}$는 정확히 $k$와 같은 샘플링 시점에 출력하는 것이 아니라 샘플링 및 연산에 의한 시지연을 가지며 출력하기 때문에, 정확한 vertical crossing의 판단을 위해서는 각 샘플링마다 소요된 연산시간 ($t_{cal}$)을 고려해야 한다. 그러나, $t_{cal}$은 매 샘플링마다 근소하게 다르기 때문에 이를 고려하면서 vertical crossing을 판단하는 것은 매우 복잡하다. 그림 7은 샘플링 및 연산에 의해 지연되어 출력하는 $D_{x}$를 나타낸다. 본 논문에서는 $t_{cal}$의 영향을 배제하기 위하여 $D_{x}$의 출력을 한 샘플링 지연하여 출력한다. 이 경우, $k$번째 샘플링에서 출력하는 $D_{x}[k]$는 $k-1$번째 샘플링에서 연산되며, 연산 종료 후 바로 출력하지 않고 대기하였다가 $k$번째 샘플링 시점에 맞추어 출력한다. 이는, $D_{x}$가 출력하는 시점을 정확히 특정하였기 때문에 $t_{cal}$를 고려하지 않고 정확한 vertical crossing 판단이 가능하다. 또한, $k-1$번째 샘플링에서 $D_{x}[k]$가 연산되기 때문에 한 샘플링 이전에 vertical crossing의 발생을 예측할 수 있다. 또한, $D_{x}$를 한 샘플링 지연하여 출력함으로써 발생하는 샘플링 지연은 ^[20]에서 제시하는 샘플링 보상 알고리즘을 적용하여 그 영향을 최소화할 수 있다.

그림 9. 제안하는 기법이 포함된 PWM 지령 출력 과정.

Fig. 9. Process of generating the including the proposed method.

정확한 vertical crossing 예측을 위해선 $k-1$번째 샘플링에서 $Sign_{x}[k]$와 $Carr_{x}[k]$의 값도 예측해야 한다. 이는 마찬가지로 $D_{x}$가 출력하는 시점을 샘플링 시점으로 특정했기 때문에 $T_{samp}$와 $T_{carr}$의 관계를 이용하여 간단하게 예측할 수 있다. 그림 8은 반송파 한주기에 3번의 샘플링을 수행하는 3-셀 CHB의 매 샘플링 별 반송파의 크기를 나타낸 그림이다. 이때, $T_{samp}=T_{carr}/3$이므로 반송파 한 주기는 3개의 sector로 구분할 수 있으며, 각 sector의 길이는 $T_{samp}$와 동일하기 때문에, 각 sector마다 $Carr_{x}$의 기울기와 크기는 항상 일정하다. 각 sector에 따른 $Carr_{x}$ 및 $Sign_{x}$의 크기는 표 4와 같이 나타난다. 따라서, $k$번재 샘플링에 발생하는 vertical crossing을 예측하기 위한 모든 정보가 이전 샘플링에서 주어지기 때문에 vertical crossing의 발생을 정확히 예측할 수 있다.

본 논문에서는 vertical crossing이 예측된 셀의 $D_{m}$의 변조를 통해 vertical crossing의 발생을 억제하는 기법을 제시한다. 그림 9는 제시하는 vertical crossing 예측 및 억제 기법이 포함된 $D_{x}$의 출력 과정을 나타낸다. 그림 9에 나타난 과정 ①은 일반적인 PWM 지령 생성 과정이며, 샘플링 및 연산 과정이 포함된다. 이때, $D_{x,\: tmp}$는 셀 $x$에 대해 정규화 직후의 PWM 지령을 나타낸다. 과정 ②에서는 vertical crossing 예측 과정과 vertical crossing 억제를 위한 지령 변조를 수행한다. 따라서 최종 지령인 $D_{x}$는 과정 ②에서 결정되며, 이 값은 바로 갱신되지 않고 대기하였다가 다음 샘플링 시점에서 갱신된다. 그림 10은 셀 $m$에서 vertical crossing이 예측되었을 경우, 지령 변조를 통해 vertical crossing의 발생을 억제하는 과정을 나타낸다. 그림 10(a)과 그림 10(b)은 각각 반송파가 상승 및 하강하는 경우를 나타내며, 반송파의 기울기와 관계없이 $k-1$번째 샘플링에서 vertical crossing이 예측되었을 경우, 해당 셀은 $k$번째 샘플링 시점에서 지령을 갱신하지 않고, 이전 샘플링의 값으로 유지시킨다. 즉, $D_{m}[k]$는 $D_{m,\: tmp}[k]$으로 갱신되는 것이 아닌, $D_{m}[k-1]$으로 유지된다. $D_{m}[k]=D_{m}[k-1]$으로 유지될 경우, $k$번째 샘플링에서 vertical crossing 발생 조건인 식 (5)가 성립하지 않기 때문에 vertical crossing은 반드시 발생하지 않으며, $SW_{m}$은 해당 반송파의 반주기 내에 누락되지 않고 반드시 갱신된다.

그림 10. Vertical crossing 발생 억제를 위한 지령 유지(a) 반송파 상승, (b) 반송파 하강.

Fig. 10. Holding the modulation wave to suppress the vertical crossing (a) Positive carrier slope, (b) Negative carrier slope.

5. Experimental results

본 논문이 제시하는 기법의 타당성을 그림 11의 TI사의 TMS320F28377D 기반의 3-셀 CHB 실험세트를 통해 검증 하였다. 또한 반송파 한 주기에 세 번의 샘플링을 수행하는 multi-sampling을 적용하였다. 그림 12는 CHB의 셀 1에서 반송파의 상승 및 하강에 따라 vertical crossing이 발생하는 상황을 나타낸다. 이때, $f_{carr}$는 1.67kHz를 사용하였다. 그러나, 실제 DSP에서 반송파는 삼각파의 파형으로 존재하지 않고, 임의의 카운터를 적산하는 방식으로 지령과 비교함으로써 $SW_{x}$를 출력한다. 본 논문에서는 반송파의 크기를 특정하기 위해

그림 11. 3-셀 CHB 실험세트.

Fig. 11. three-cell CHB experiment set.

그림 12. 셀 1에서 vertical crossing의 발생 (a) 반송파 상승, (b) 반송파 하강.

Fig. 12. The occurrence of vertical crossing in cell 1 (a) Positive carrier slope, (b) Negative carrier slope.

그림 8과 같이 각 샘플링을 sector로 구분하였다. 이때, 반송파 sector가 0으로 초기화되는 시점은 $Carr_{1}$이 0이 되었음을 의미한다. 그림 12(a)에서 $D_{1}$은 sector가 1이 되는 시점에 0.8에서 0.5로 감소하는 방향으로 갱신되었다. 이때, $Carr_{1}[k]=2/3$이므로 식 (5)에 따라 $k$번째 샘플링에서 vertical crossing이 발생하였음을 알 수 있다. 따라서 $SW_{1}$은 $k$번째 샘플링에서 0으로 갱신되지 않는 missed edge가 발생하였다. 그림 12(b)에서 $D_{1}$은 sector가 2가 되는 시점에 0.5에서 0.8로 증가하는 방향으로 갱신되었다. 마찬가지로 $Carr_{1}[k]=2/3$으로 식 (5)가 성립하기 때문에 $k$번째 샘플링에서 vertical crossing이 발생하였으며, $k$번째 샘플링에서 missed edge가 발생했음을 알 수 있다.

그림 13은 그림 12의 상황에서 vertical crossing 예측 및 억 제 기법이 적용된 상황을 나타낸다. 이때 $Flag_{x}$은 각 셀에 대하여 vertical crossing이 예측되었음을 나타내는 신호를 나타낸다. $Flag_{x}$이 1의 값을 출력하면 다음 샘플링 시점에 셀 $x$에서 vertical crossing이 발생한다는 것을 의미한다. 그림 13(a) 및 그림 13(b)은 모두 $k-1$번째 샘플링에서 $Flag_{1}[k-1]$이 모두 1로 출력한다. 이는, 이전 샘플링에 vertical crossing의 발생이 예측되고있다는 것을 의미한다. 따라서 $k$번째 샘플링에서 $D_{1}$은 갱신되지 않고 $D_{1}[k-1]$의 값으로 유지된다. 이는 본 논문에서 제시하는 기법에 의해 vertical crossing이 억제를 위해 $D_{1}$ 변조되었음을 의미한다. 이에 따라 $SW_{1}$이 $k$번째 샘플링 동안 누락되지 않고 갱신되는 것을 확인 할 수 있다.

그림 13. Vertical crossing 예측 및 억제 검증 (a) 반송파 상승, (b) 반송파 하강.

Fig. 13. The verification of prediction and suppression for vertical crossing (a) Positive carrier slope, (b) Negative carrier slope.

그림 14는 그림 11의 실험세트를 이용하여 RL 부하 전류 제어를 수행할 경우, 제시하는 기법의 적용 여부에 따른 $i_{Load}$, $v_{CHB}$, $v_{cell,\: x}$의 파형을 비교한 그림이며, 그림 14(a)는 제시하는 기법을 적용하지 않은 경우이고, 그림 14(b)는 제안하는 기법을 적용한 경우이다. 또한, 실험 파라미터는 표 5와 같다. 그림 14(a) 와 그림 14(b)는 모두 multi-sampling을 수행하고 있으며, 반송파 1주기에 3번의 샘플링을 수행하였다. 이때, $Flag_{x}$의 값은 vertical crossing이 각 셀의 레그 a에서 예측될 경우, 1을 출력하고, 레그 b에서 예측될 경우 2를 출력한다. 또한, 예측되지 않을 경우에는 0을 출력한다. 그림 14(a)는 제안하는 기법이 적용되지 않았기 때문에 $v_{cell,\: x}$에 vertical crossing에 의한 오차가 발생하는 것을 확인할 수 있다. 따라서 $v_{CHB}$에도 비정상적인 전압 오차가 발생하며, 결국 $i_{Load}$에 전류 서지를 유발하였다. 반면에 그림 14(b)는 제안하는 기법을 적용하여 vertical crossing의 발생이 억제되었기 때문에, $v_{cell,\: x}$, $v_{CHB}$ 오차가 감소하여 $i_{Load}$의 서지가 발생하지 않는다.

그림 14. RL 부하 전류 제어 시 제안하는 기법 검증 (a) 적용 전, (b) 적용 후.

Fig. 14. The verification of proposed method in RL load current control (a) before applying, (b) after applying.

그림 15. RL 부하 전류 제어 시 제안하는 기법 적용에 따른 부하 전류 FFT 파형 (a) 제안하는 기법 적용 전, (b) 제안하는 기법 적용 후.

Fig. 15. The FFT waveforms of the load current in RL load current control (a) before applying the proposed method, (b) after applying the proposed method.

그림 15는 그림 14와 같이 RL 부하 전류 제어 시 제안하는 기법의 적용 여부에 따른 $i_{Load}$의 FFT 파형을 나타낸다. 그림 15(a)는 제안하는 기법이 적용되지 않았기 때문에 $i_{Load}$에 3, 5, 7차 고조파 및 비정수배의 주파수 성분들이 대량 포함된다. 그러나, 그림 15(b)는 제안하는 기법의 적용으로 인해 $i_{Load}$에 기본파의 비정수배의 주파수 성분들이 나타나지 않으며, 3, 5, 7차 고조파의 크기 역시 그림 15(a)보다 감소한 것을 확인할 수 있다. 이는 제안하는 기법을 적용함으로써 $i_{Load}$의 품질이 향상됨을 의미한다.

6. 결 론

본 논문에서는 PS-PWM 기반의 CHB에서 multi-sampling을 적용할 경우 나타나는 vertical crossing이 시스템에 미치는 영향을 분석하고, vertical crossing을 예측 및 억제하는 기법을 제안하였다. 제안하는 기법에서는 vertical crossing의 발생을 예측하기 위해, 반송파의 크기와 기울기 및 지령의 크기를 이용하여 vertical crossing이 발생하는 조건을 도출하였다. 또한, vertical crossing이 예측된 셀은 지령을 갱신하지 않고 이전 샘플링의 값으로 유지하여 vertical crossing이 발생하는 것을 억제하였다. 따라서, 제안하는 기법을 적용함으로써 CHB는 multi-sampling을 통해 매 샘플링마다 지령이 갱신되어도 출력 전압과 부하 전류의 왜곡 없이 정확한 값으로 출력할 수 있다. 본 논문이 제시하는 기법의 타당성은 실험을 통해 검증하였다.