2.1.1 Charging mode

Mode 1($0$ ~ $t_{1}$)는 정상적으로 부하에 에너지를 공급하기 전 커뮤테이션 커패시터 $C$를 충전하는 단계이다. 제안한 차단기는 공진전류 역주입을 통해 차단 동작을 수행하기 때문에 커뮤테이션 커패시터를 미리 충전시키는 과정이 필요하다.

$R_{2}$-$C$-$R_{1}$ 경로를 통해 커뮤테이션 커패시터가 자연적으로 충전되기 때문에 커뮤테이션 커패시터를 충전하기 위한 별도의 제어가 필요 없다. 커뮤테이션 커패시터의 전압이 전원 전압인 $V_{DC}$만큼 충전이 완료되면, 메인 사이리스터 $S_{1}$, $S_{2}$를 턴 온 시켜 Normal Mode로 넘어간다.

2.1.2 Normal mode

Mode 2($t_{1}$ ~ $t_{2}$)는 부하에 에너지를 정상적으로 공급하는 단계이다. Normal Mode에서도 Charging Mode에서와 같이 $R_{2}$-$C$-$R_{1}$ 경로를 통해 커뮤테이션 커패시터가 자연적으로 충전되므로, 내부 기생 저항이나 외부 요인에 의해 커뮤테이션 커패시터가 방전되더라도 커뮤테이션 커패시터는 항상 $V_{DC}$만큼 유지된다.

Mode 3($t_{2}$ ~ $t_{3}$)은 $t_{2}$시점에서 PORT 1에 단락 사고가 발생하여 사고 전류가 상승하는 구간이다. 사고 전류가 사고 발생으로 판단되는 전류만큼 증가하여 $t_{3}$시점에 도달하면 Breaking Mode로 넘어간다.

2.1.3 Breaking mode

Mode 4($t_{3}$ ~ $t_{4}$)는 사고 전류를 차단하기 위해 공진전류를 역주입하는 단계이다. 현재 PORT 1에 단락 사고가 발생하였으므로 보조 사이리스터 $S_{a0}$, $S_{a1}$을 턴 온 시켜 공진전류를 역주입한다. 공진전류로 인해 메인 사이리스터 $S_{1}$에 흐르는 전류는 점차 감소하기 시작한다. 공진전류의 상승 속도가 사고 전류의 상승 속도보다 빨라 공진전류가 사고 전류보다 커지게 되는 시점이 $t_{4}$이다.

Mode 5($t_{4}$ ~ $t_{5}$)는 공진전류가 사고 전류보다 커져 다이오드 $D_{1}$에 전류가 흐르기 시작하는 단계이다. 이때, 메인 사이리스터 $S_{1}$에 흐르는 전류는 0이 되며 사이리스터가 턴 오프되기 위한 시간인 Device $t_{q}$ 시간만큼 다이오드에 전류가 흘러야 메인 사이리스터 $S_{1}$이 완전히 턴 오프된다. 만약 사이리스터의 device $t_{q}$ 시간보다 적은 시간 동안 다이오드에 전류가 흐른다면, 메인 사이리스터 $S_{1}$은 제대로 턴 오프되지 않는다. 그렇게 되면 공진전류가 다시 사고 전류보다 작아질 때, 사고 전류가 다시 메인 사이리스터 $S_{1}$을 통해서 흐르게 되므로 정상적인 차단 동작을 수행할 수 없다.

다이오드를 통해 전류가 흐를 때, 공진전류의 값이 최대가 되는 시점부터 커뮤테이션 커패시터는 역방향으로 충전을 시작하며, $t_{5}$시점에서 공진전류는 다시 사고 전류와 같아진다.

Mode 6($t_{5}$ ~ $t_{6}$)은 공진전류와 사고 전류가 같은 값을 갖는 구간이다. 공진전류가 사고 전류보다 작아져 다시 메인 사이리스터 $S_{1}$을 통해 전류가 흐르려 하지만 메인 사이리스터 $S_{1}$이 턴 오프되어 전류가 흐를 수 없으므로 $S_{a0}$-$C$-$L$-$S_{a1}$ 경로를 통해 공진전류와 사고 전류는 같은 경로로 흐르게 된다. 이때, 선로의 인덕터 성분인 $L_{S}$에 의해 커뮤테이션 커패시터에는 기존에 충전되어 있던 $V_{DC}$전압보다 더 큰 전압이 역방향으로 충전된다. 커뮤테이션 커패시터가 역방향으로 충전이 완료되면서, 사고 전류가 차단되고 Recharging Mode로 넘어가게 된다.

2.1.4 Recharging mode

각 PORT의 부하에 흐르는 전류인 $I_{load1}$과 $I_{load2}$의 파형을 확인해 보면, 단락 사고가 발생한 PORT 1의 부하 전류는 차단되고 사고가 발생하지 않은 PORT 2의 부하 전류는 정상적으로 흐르는 것을 확인할 수 있다. 그리고 Recharging Mode에 들어온 후, Mode 7로 넘어가기 전 $t_{6}$ ~ $t_{7}$에 해당하는 짧은 시간 동안 $R_{2}$-$C$-$R_{1}$ 경로를 통해 역충전된 커뮤테이션 커패시터가 방전된다.

Mode 7($t_{7}$ ~ $t_{8}$)은 사이리스터 $S_{r0}$, $S_{r1}$을 턴 온 시켜 역충전된 커뮤테이션 커패시터의 공진 경로를 형성하는 단계이다. Recharging Mode에서 Mode 7로 넘어가기 전 $t_{6}$ ~ $t_{7}$의 시간만큼 시간차를 두는 이유는 사이리스터 $S_{r0}$, $S_{r1}$의 턴 온 타이밍과 관련이 있다. Breaking Mode에서 PORT 1의 사고 전류를 차단하기 위해 턴 온 시킨 보조 사이리스터 $S_{a0}$, $S_{a1}$은 실제로 $t_{6}$시점에서 바로 턴 오프되지 않고 역방향으로 약간의 전류를 흘려주어야 완전히 턴 오프된다. 만약 보조 사이리스터 $S_{a0}$, $S_{a1}$이 완전히 턴 오프되지 않은 상태에서 사이리스터 $S_{r0}$, $S_{r1}$을 턴 온 시킨다면, $S_{r1}$-$S_{a1}$ 경로를 통해 사고 전류가 다시 흐르게 된다. 따라서, 사이리스터 $S_{r0}$, $S_{r1}$의 턴 온 타이밍은 Recharging Mode에서 가장 중요한 점이라고 할 수 있으며, 보조 사이리스터 $S_{a0}$, $S_{a1}$의 턴 오프 이후 충분한 여유를 주고 사이리스터 $S_{r0}$, $S_{r1}$를 턴 온 시키는 것이 좋다. 충분한 여유라고 해도 수십 ~ 수백 μs 정도밖에 되지 않는 짧은 시간이므로 차단기의 신뢰성과 안정성을 위해서 충분한 여유를 두는 것이 좋다.

Mode 8($t_{8}$ ~ $t_{9}$)은 사이리스터 $S_{r0}$, $S_{r1}$을 통해 빠르게 공진이 일어나 커뮤테이션 커패시터가 다시 원래의 방향대로 충전이 되고 난 후의 단계이다. 역충전된 커뮤테이션 커패시터 전압의 최댓값이 $V_{DC}$전압보다 컸기 때문에, 공진으로 인해 다시 원래의 방향대로 충전된 커뮤테이션 커패시터의 전압값도 $V_{DC}$전압보다 커지게 된다. 커뮤테이션 커패시터에 충전된 전압이 전원 전압보다 크기 때문에 $R_{1}$-$C$-$R_{2}$ 경로를 통해 커뮤테이션 커패시터의 전압이 전원 전압인 $V_{DC}$와 같아질 때까지 커뮤테이션 커패시터는 방전하게 된다.

Mode 8에서 커뮤테이션 커패시터가 원래의 방향대로 충전이 완료되는 순간부터 차단기는 재차단 동작이 가능한 상태가 된다. 차단 동작을 수행하고 다시 재차단 동작이 가능하기까지 걸리는 시간은 차단 동작이 이루어지는 시간보다 짧으며, 이는 하나의 차단부를 통해 모든 포트의 차단 동작을 수행하는 멀티포트 차단기에 있어서 신뢰성과 안정성을 높일 수 있는 우수한 특성이라고 할 수 있다.

2.2.1 차단기의 용량 선정

가장 먼저 설계자가 차단기를 설치하고자 하는 지점의 조건에 맞춰 차단기가 차단하고자 하는 용량을 선정해야 한다. 계통의 용량이나 단락 사고 시 예상되는 사고 전류의 값 등을 고려하여 설치 장소의 조건에 맞게 차단기의 용량이 과하지 않도록 설계하기 위해 적절한 용량을 선정할 필요가 있다.

2.2.2 선로의 $L_{S}$, $R_{S}$ 측정

선로의 $L_{S}$, $R_{S}$는 차단기 설계에 있어 중요한 파라미터이다. 특히, 선로의 $L_{S}$은 단락 사고 발생 시 사고 전류의 상승 속도에 관여하므로 차단기 설계에 있어 중요하다. 그림 6의 Mode 3에서처럼 단락 사고가 발생했을 시 사고 전류의 식은 다음과 같다.

식 (1)에서도 볼 수 있듯이 $L_{S}$는 사고 전류와 관련이 있으므로 차단기 설계 시 반드시 측정해야 하는 파라미터이다.

본 논문에서 $L_{S}$, $R_{S}$는 전원 측에 등가적으로 표시하였지만, 실제로는 차단기로부터 부하 측까지의 거리가 포트마다 항상 같을 수는 없으므로 포트마다 부하 측까지의 $L$, $R$ 성분을 각각 고려해야 한다. 부하 측까지의 거리가 가장 가까운 포트의 사고 전류 상승 속도가 가장 빠르므로 해당 포트를 기준으로 차단 동작이 이루어지게 설계하면, 다른 포트의 차단 동작도 정상적으로 수행할 수 있다.

2.2.3 $L$, $C$값에 따른 $I_{L,\: \max}$, $V_{C,\: \max}$, Circuit $t_{q}$값 계산

$L$, $C$값은 본 논문에서 제안하는 차단기의 차단 동작을 수행하는 가장 중요한 파라미터이며, 그 중 실질적인 차단 동작에 기여하는 Circuit $t_{q}$시간에 대해 먼저 알아볼 필요가 있다. 그림 9는 Breaking Mode에서의 동작 파형을 나타낸 그림이다.

그림 9에서와 같이 Circuit $t_{q}$는 사고 전류 $I_{S}$보다 공진전류 $I_{L}$이 더 커져 다이오드 $D_{1}$에 전류가 흐르는 시간이다. 앞서 Breaking Mode에서 언급했던 사이리스터의 턴 오프 시간인 Device $t_{q}$시간이 Circuit $t_{q}$시간보다 짧아야 사이리스터가 완전히 턴 오프될 수 있다. 만약 Circuit $t_{q}$시간이 Device $t_{q}$시간보다 짧다면, 사이리스터는 턴 오프되지 못하고 차단 동작을 정상적으로 수행할 수 없다. 따라서, Device $t_{q}$와 Circuit $t_{q}$는 제안하는 차단기를 설계함에 있어 매우 중요한 파라미터라고 할 수 있다. Device $t_{q}$는 소자의 Data sheet에 명시된 정해진 값이지만, Circuit $t_{q}$는 $L$, $C$값에 따라 조정할 수 있는 값이기 때문에 설계자의 설계 목적에 맞게 조정이 가능하며, Circuit $t_{q}$값을 조정하기 위해서는 $L$-$C$ 공진전류의 주기와 최댓값을 계산할 필요가 있다.

그림 6의 Mode 4($t_{3}$ ~ $t_{4}$)에서 빨간색 화살표로 표시된 폐경로(Sa0-C-L-Sa1-S1)는 공진전류의 흐름을 나타낸다. 이때, 공진전류 $I_{L}$은 식 (2)와 같고, 공진주파수 $f_{r}$은 식 (3)과 같다.

식 (2)와 (3)으로부터 공진전류의 최댓값 $I_{L,\: \max}$와 공진전류의 주기 $T_{r}$을 구하면 다음의 식과 같다.

사고 전류의 상승 기울기를 고려하여 $L$, $C$값에 따른 적절한 $I_{L,\: \max}$와 $T_{r}$을 계산하면 Circuit $t_{q}$값을 조정할 수 있다. 이 단계에서 다양한 $L$, $C$값에 따른 Circuit $t_{q}$값을 미리 산정해 놓으면, 소자 선정 시 원하는 소자의 Device $t_{q}$값에 맞춰 Circuit $t_{q}$값을 선정할 수 있다.

$I_{L,\: \max}$값은 Circuit $t_{q}$을 계산하기 위해서도 필요하지만, 소자가 버틸 수 있는 사양을 선정하기 위해서도 필요한 값이다. 마찬가지로 $V_{C,\: \max}$도 계산해야 할 필요가 있다. $V_{C}$는 단락 사고가 발생하지 않으면, 항상 전원 전압인 $V_{DC}$만큼 유지된다. 하지만 단락 사고가 발생하여 차단 동작이 이루어질 시, Breaking Mode의 Mode 6($t_{5}$ ~ $t_{6}$)에서 공진전류와 사고 전류가 같아질 때 선로의 $L_{S}$성분에 의해 $V_{DC}$전압보다 더 큰 전압이 역방향으로 충전된다. 이때의 $V_{C,\: \max}$값을 계산해야 한다.

그림 6의 Mode 6에서 빨간색으로 표시된 부분의 회로와 그림 9를 참고하여 $V_{C,\: \max}$값을 계산하면 다음과 같다.

소자 선정 시, 식 (4)와 식 (9)를 통해 $I_{L,\: \max}$, $V_{C,\: \max}$값을 고려하여 소자의 사양을 선택하는 것이 좋다.

$I_{L,\: \max}$, $V_{C,\: \max}$의 값을 계산한 후, 추가로 계산해야 할 값이 있다. 그림 10은 Recharging Mode의 Mode 7($t_{7}$ ~ $t_{8}$)에 해당하는 등가회로를 나타내며, 빨간색 화살표로 표시한 경로는 공진전류의 흐름을 나타낸다. 이때의 공진전류 최댓값은 $I_{L,\: \max}$값과 다르다. $I_{L,\: \max}$는 커패시터가 $V_{DC}$전압만큼 충전되어 있을 때의 공진전류 최댓값이며, 그림 10은 커패시터가 $V_{DC}$가 아닌 역방향 최대치인 $V_{C,\: \max}$만큼 충전되어 있을 때의 공진전류이기 때문이다. 그러므로 그림 10의 공진전류 최댓값을 구해야 할 필요가 있으며, 이를 역방향 공진전류 최댓값 $I_{L,\: r_{-}\max}$라고 정의하겠다. $I_{L,\: r_{-}\max}$를 구하는 방법은 식 (4)를 통해 알 수 있고, $I_{L,\: \max}$와 $I_{L,\: r_{-}\max}$가 흐르는 사이리스터는 다르므로 두 값을 고려하여 적절한 소자를 선정해야 한다.

2.2.4 소자 선정

그림 6의 Mode 6에서 빨간색으로 표시된 경로를 통해 커패시터에 충전되는 최대전압 $V_{C,\: \max}$값은 식 (9)를 통하여 구할 수 있다. 이때, $V_{C,\: \max}$는 사이리스터 $S_{1}$, $S_{r1}$과 다이오드 $D_{1}$에 인가되기 때문에, 소자 선정 시에 반드시 고려하여 선정해야 한다.

그림 6의 Mode 7에서 $L$-$C$-$S_{r0}$-$S_{r1}$ 경로를 통해 다시 원래의 방향대로 충전된 커패시터의 전압값은 $V_{C,\: \max}$값보다는 약간 작지만, $V_{DC}$전압보다는 크다. 이때 사이리스터 $S_{a0}$, $S_{r0}$에 인가되는 전압은 커패시터의 전압과 저항 $R_{2}$에 걸리는 전압의 합이다. 이 값 또한 $V_{DC}$보다 큰 전압이므로 사이리스터 $S_{a0}$, $S_{r0}$를 선정할 때 고려하여 선정해야 한다.

그리고 공진전류가 흐르는 사이리스터 $S_{a0}$, $S_{a1}$, $S_{r0}$, $S_{r1}$의 선정에는 공진 주기 및 사이리스터에 흐르는 $I_{L,\: \max}$값과 $I_{L,\: r_{-}\max}$값을 각각 고려하여, 데이터시트에 명시된 소자가 순간적으로 흘릴 수 있는 전류의 최댓값과 시간을 확인한 후 선정해야 한다.

메인 사이리스터 $S_{1}$의 선정에는 데이터시트에서 $L$, $C$값에 따른 Circuit $t_{q}$보다 짧은 Device $t_{q}$값을 가지는 사이리스터를 선정한다.

2.2.5 $L$, $C$ 선정

소자 선정이 완료되면, 소자 선정 시 고려했던 $L$, $C$값을 가지는 인덕터와 커패시터를 적절히 선정한다.

2.2.6 저항 $R_{1}$, $R_{2}$ 선정

기존의 DC 반도체 차단기의 설계에서는 재투입 및 재차단을 위한 커패시터의 충전 속도가 $R_{1}$, $R_{2}$값에 의해 결정되었지만, 본 논문에서 제안하는 차단기의 경우 $L$-$C$공진을 통해 커패시터를 재충전하므로 RC 시정수값을 고려하지 않아도 된다. 다만, $R_{1}$, $R_{2}$값의 차이가 크거나, 값이 너무 작으면 차단 동작 시에 사이리스터 $S_{a0}$가 턴 온 되지 않는 현상이 발생할 수 있으므로 적절한 용량의 저항을 선정해야 한다.

2.2.7 PORT의 수에 따라 소자 추가

저항까지 선정한 후, 선정된 소자의 만족 여부에 따라 그림 8의 과정을 참고해 설계를 진행하면 된다. 선정한 소자가 적절하지 않다고 판단되면, 그림 8의 과정을 다시 따라가 적절한 소자를 재선정한다. 선정한 소자가 적절하다고 판단되면, 최종적으로 설계하고자 하는 차단기의 PORT 수에 따라 메인 사이리스터와 보조 사이리스터를 추가하기만 하면 설계가 완료된다.