Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers

The Transactions of the Korean Institute of Electrical Engineers

ISO Journal TitleTrans. Korean. Inst. Elect. Eng.

Main Menu

Journal Search

[

Research article

]

The Transactions of the Korean Institute of Electrical Engineers

KIEE Vol. 74, No. 07, p.1266-1280

ISSN (print) :

1975-8359

ISSN (online) :

2287-4364

Received : 20 Mar. 2025Revised : 13 May. 2025Accepted : 13 Jun. 2025

DOI :

https://doi.org/10.5370/KIEE.2025.74.7.1266

다이오드 클램프 멀티레벨 토폴로지에서 효과적인 전압 균형을 위한 범용MNRV DPWM 방법론

Universal MNRV DPWM Methodology for Effective VoltageBalancing in Diode-Clamped Multilevel Topologies

송민섭 (Min-Sup Song) ^†iD 김재원 (Jaewon Kim) ¹ 조환희 (Hwan-Hee Cho) ¹ 김형철 (Hyungchul Kim) ¹ 정호성 (Hosung Jung) ¹

(Korea Railroad Research Institute (KRRI), Republic of Korea.)

^†Corresponding Author : Electrification System Research Department, Korea Railroad Research Institute, Uiwang.si, Republic of Korea. E-mail : mssong@krri.re.kr

License :

This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0)which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Translated Abstract

This paper presents the multi-neighboring reference vector discontinuous PWM (MNRV DPWM) methodology for effectively controlling DC-link voltage imbalance in multilevel diode-clamped topologies. MNRV DPWM utilizes multiple neighboring reference voltage vectors to balance capacitor charging while ensuring volt-time compliance through the additional degrees of freedom provided by outermost voltage vectors. A duty compensation mechanism further simplifies closed-loop control and enhances system stability. The proposed approach is applied to three-phase PWM inverters and full-bridge (FB) LLC resonant converters, demonstrating its effectiveness in DC/AC and DC/DC power conversion systems. By interpreting FB circuits as two symmetric half-bridge circuits, MNRV DPWM can be efficiently implemented through offset voltage (V_offset) injection. Experimental results confirm the effectiveness of MNRV DPWM in mitigating voltage imbalance and enhancing power conversion efficiency. This study highlights the broad applicability of MNRV DPWM across multilevel DC/AC, AC/DC, and DC/DC converters and its potential for high-voltage, high-power conversion systems.

Key words

MNRV DPWM, Diode-Clamped, Multilevel, Voltage Balancing, AC/DC, DC/AC, DC/DC

1. 서 론

멀티레벨 컨버터는 대표적으로 다이오드 클램프형, 플라잉 커패시터형, 캐스케이드 H-브릿지형 방식이 존재한다. 플라잉 커패시터형은 별도의 초기 충전 회로가 필요하여 복잡하고, 캐스케이드 H-브릿지형은 독립된 다수의 직류 전원이 필요해 비용과 복잡성이 높다. 반면 다이오드 클램프형은 하나의 전원과 수동적으로 연결된 직렬 커패시터를 사용하므로 구조가 단순하여 선호된다. 멀티레벨 구조는 출력 전압의 고조파를 효과적으로 감소시켜 전력 품질을 향상하고, 높은 전압과 출력으로의 확장성이 좋으며, 낮은 스위칭 주파수 및 낮은 dv/dt 특성으로 EMI 및 스위칭 손실을 줄일 수 있다. 이로 인해 태양광, 풍력 등 재생에너지 계통 연계와 고출력 모터 구동, 산업 현장의 역률 개선 및 고조파 저감 분야에서 활발히 이용된다^[1-^5].

그러나 멀티레벨 컨버터에서 4레벨 이상으로 가면 DC 링크 커패시터의 전압 불균형 문제가 발생하여 안정적 운전 및 성능 유지가 어려워진다^[6]. 이를 극복하기 위한 기존 연구는 크게 네 가지 방법으로 구분된다.

∙ 보조 전압 밸런싱 회로 : 별도의 전자 소자(액티브 스위치, 초퍼 등)로 전압 균형을 유지하나, 복잡하고 비용이 높으며 빠른 부하 변화 대응이 어렵다^[7-^9].

∙ 모델 예측 제어 (model predictive control, MPC) : 시스템의 미래 상태를 예측하여 최적화된 제어를 수행하지만 계산량이 많고 모델링 오차가 발생할 수 있다^[10-^12].

∙ 선택적 고조파 제거 (selective harmonic elimination, SHE) : 특정 고조파를 제거하여 전압 균형을 유지하지만 복잡한 수식과 계산 부담이 크다^[13,^14].

∙ AI 기반 제어: 인공지능 기술을 이용한 효율적 제어가 가능하나 복잡한 훈련 과정과 하드웨어 구현의 어려움이 있다^[15-^17].

추가적으로, 고도화된 모듈레이션 기법을 활용하여 전압 밸런싱 문제를 해결할 수 있다. 그 중 VVPWM (virtual-vector PWM)과 COPWM (carrier-overlapped PWM)은 다상 멀티레벨 PWM 인버터에 성공적으로 적용되었다^[18-^25]. VVPWM은 참조 벡터를 관련 전류 합계가 0인 가상 공간 벡터로 확장하여 캐리어 기간 내 커패시터 전압 편차를 빠르게 제거하여 전압 리플이 최소화 된다. COPWM은 단일 명령 전압을 이용하여 기하적으로 정교하게 설계된 여러 중첩 캐리어를 사용하여 커패시터의 전압 편차를 효과적으로 제거하고 전압·시간 (volt·time) 곱을 보존한다. 그러나 완전한 폐루프 제어를 하기 위해서는 제로 시퀀스 전압 계산이나 다소 복잡한 듀티 보상 설계가 필요하다. 위의 두 가지 방식은 다상 DC/AC 인버터나 AC/DC 컨버터에 적용 시, 모듈레이션 지수(m)가 지나치게 높거나 낮으면 THD 성능이 저하되고 스위칭 손실이 증가하는 단점이 있다. 또한 일반적으로 다상 멀티레벨 인버터에는 적합하나, 스위칭 주파수가 높은 DC/DC 컨버터에 직접 적용하기에는 한계가 있다. 한편, 최근 제안된 다중 인접 기준 벡터 불연속 PWM (multi-neighboring reference vector discontinuous PWM, MNRV DPWM) 방식은 서로 다른 충전 특성을 가진 여러 개의 인접 기준 전압 벡터를 사용하여 DC 링크 전압 불균형 문제를 효과적으로 해결하였다^[26]. 이 방식은 모든 중간 전압 벡터를 균형 있게 활용함으로써 커패시터의 충전 상태를 균등하게 유지하며, 가장 바깥쪽 전압 벡터가 제공하는 추가적인 자유도를 활용하여 명령 전압의 volt·time 조건을 만족시킨다. 또한 커패시터 전압의 편차에 따라 조정되는 듀티 보상기를 적용하여 폐루프 제어를 간소화하고, 이를 통해 커패시터 전압 균형과 전체 시스템의 안정성을 향상시킨다. 이러한 방법론은 풀브릿지 (Full-Bridge, FB) 다이오드 클램프 4레벨 LLC 공진 컨버터^[26], 대칭형 스위칭 컨버터^[27], 그리고 다양한 LLC 공진 컨버터 구성^[28,^29]과 같은 여러 DC/DC 컨버터 분야로도 확장되었다.

특히, FB 회로를 두 개의 대칭형 하프브리지 (Half-Bridge, HB)로 해석함으로써, 이미 잘 알려진 오프셋 전압 (V_offset)을 주입하여 대칭형 FB 스위칭 컨버터를 구현하였다^[27]. 이 접근법은 단순한 V_offset 주입을 통해 MNRV DPWM 구현을 용이하게 한다^[30,^31]. 이 개념을 단상, 3상 시스템으로 확장하여, 최근 멀티레벨 PWM 인버터의 다양한 연속 및 불연속 변조 기법들이 소개된 바 있다^[32,^33]. 즉, MNRV DPWM 방식은 커패시터의 충방전 특성을 세밀히 고려하여 DC 링크 커패시터 간의 전압 편차를 효과적으로 제거하는 동일한 원리를 기반으로 하고 있기 때문에, 다이오드 클램프 멀티레벨 토폴로지를 이용한 DC/AC 및 AC/DC 분야뿐만 아니라 DC/DC 분야에도 폭넓게 활용될 수 있다.

그림 1. 다이오드 클램프 방식의 4레벨 회로 토폴로지 : (a) 3상 PWM 인버터, (b) FB LLC 공진형 컨버터

Fig. 1. Diode-clamped four-level circuit topologies : (a) three-phase PWM inverter and (b) FB LLC resonant converter

본 논문에서는 멀티레벨 다이오드 클램프 토폴로지에서 DC 링크 전압을 효과적으로 제어할 수 있는 MNRV DPWM 방법론을 다시 한번 명확히 정리하고, 이를 3상 인버터와 FB 공진형 컨버터에 각각 적용하여 구현상의 특징과 차이점을 분석하여, 설계 및 적용 과정에서 유의해야 할 사항들을 살펴보고자 한다.

2장에서는 MNRV DPWM의 동작 원리를 상세히 설명하며, 3장에서는 이를 3상 인버터에 적용한 사례를 분석한다. 이어서 4장에서는 MNRV DPWM을 FB LLC 공진형 컨버터에 적용한 사례를 살펴보고, 기존 방식과의 차이점 분석을 통해 MNRV DPWM 기반 다이오드 클램프 방식이 DC/DC 컨버터 분야에 적용될 가능성을 평가한다. 5장에서는 실제로 제작한 3상 인버터 및 FB LLC 공진형 컨버터 프로토타입에 대한 실험 결과를 분석하며, 마지막으로 6장에서 본 논문의 주요 결과와 의의를 정리한다.

2. MNRV DPWM 동작 원리 ^[26-^29, ^32, ^33]

2.1 4레벨 다이오드 클램프 회로와 MNRV DPWM 기본 원리

그림 1은 본 논문에서 제안한 다이오드 클램프 4레벨 3상 PWM 인버터(그림 1(a))와 FB LLC 공진형 컨버터(그림 1(b))의 회로 구성을 나타낸다. DC 링크단은 직렬로 연결된 3개의 커패시터(C_dc1, C_dc2, C_dc3)와 전압원 V_dc로 구성된다. 각 상의 스위칭단은 Q_x1부터 Q_x6까지 (여기서 x = a, b, c)의 스위치 그룹과, DC 링크의 각 계단 전압을 스위칭 노드에 연결하는 클램프 다이오드로 이루어져 있다. 각 상의 출력단은 부하 또는 공진 탱크단과 연결되며, 출력 전압은 Vxn으로 나타내고, 출력 전류는 인버터의 경우 i_x, 컨버터의 경우 iLr로 표시한다. 표 1은 4레벨 다이오드 클램프 토폴로지에서 스위칭 상태에 따른 단위 레그당 출력 전압을 정리한 것이다. 여기서 Q_x1과 Q_x4, Q_x2와 Q_x5, Q_x3와 Q_x6은 서로 상보적인 관계를 갖는다.

표 1 다이오드 클램프 4레벨 토폴로지에서의 계단식 출력 전압

Table 1 Stepped output voltageof the diode-clamped four-level topology

Q_x1	Q_x2	Q_x3	Q_x4	Q_x5	Q_x6	V_xn
ON	ON	ON	OFF	OFF	OFF	3E
OFF	ON	ON	ON	OFF	OFF	2E
OFF	OFF	ON	ON	ON	OFF	E
OFF	OFF	OFF	ON	ON	ON	0

3상 시스템에서 기준 전압 (명령 전압) v_{cmd_x} (x = a, b, c)는 식 (1)에서와 같이 각 상 간에 120°의 위상차를 가진다. 여기서, θ는 각 상에 대한 위상각으로써 θ=ωt에 해당한다. MNRV (D)PWM에 사용되는 기준 전압 V_{CMD_x}는 식 (2)와 같이 명령 전압 v_{cmd_x}에 오프셋 전압 V_offset과 정규화 전압 0.5V_dc를 더하여 얻는다. 여기서 V_offset은 변조 방식에 따라 다양한 형태를 취할 수 있다.

(1)

(2)

그림 2는 정현파 PWM (Sinusoidal PWM, SPWM) 적용한 3상 다이오드 클램프 4레벨 PWM 인버터에서의 MNRV (D)PWM 구현 예를 보여준다. MNRV (D)PWM은 중심의 가상 벡터를 기준으로 대칭을 유지하며, V_{CMD_x}의 크기에 따라 크게 두 영역으로 구분된다. 즉, V_{CMD_x}≥0.5V_dc인 경우 큰 벡터 영역 (large vector region, LVR)으로, V_{CMD_x}<0.5V_dc인 경우 작은 벡터 영역 (small vector region, SVR)으로 구분된다. DC 링크 커패시터 전압의 균형 제어를 위해서는 커패시터의 충·방전에 영향을 주는 모든 기준 전압 벡터를 균일하게 활용하는 것이 매우 중요하다. 이는 가장 바깥쪽 전압 레벨인 0과 3E를 제외한 중간 레벨의 전압 벡터들을 골고루 사용하는 것을 의미한다. 또한 명령 전압의 volt·time 조건을 만족시키기 위해 자유도를 가진 추가적인 전압 벡터가 포함되어야 한다. 따라서 LVR에서는 MNRV로 E, 2E, 3E 벡터가 선택되고, SVR에서는 0, E, 2E 벡터가 선택된다. 여기서 0, E, 2E, 3E 벡터는 각각 0, V_dc/3, 2V_dc/3, V_dc를 의미하며, 각 계단 전압 아래에 표기된 C 또는 D는 DC 링크단의 커패시터 충전(Charging)/방전(Discharging) 상태를 나타낸다. 예를 들어 전류가 양수 (i_x>0)일 때 2E의 커패시터 충전 상태는 CDD이며, 이는 C_dc1이 2/3×i_x로 충전되고, C_dc2, C_dc3는 1/3×i_x로 방전됨을 나타낸다.

그림 2. 3상 PWM 인버터에 적용된 MNRV PWM (SPWM, V_offset = 0) 설계 규칙: (a) 다중인접 기준 벡터 선정 원리, (b) 전형적인 스위칭 패턴

Fig. 2. Design guidelines for MNRV PWM (SPWM, V_offset = 0) applied to a three-phase PWM inverter: (a) principle of multi-neighboring reference vector selection and (b) typical switching patterns

a, b, c 각 상은 독립적으로 제어될 수 있으므로 이 방식은 명령 전압의 크기와 위상을 동시에 고려하여 2차원 평면에서 구현되는 기존의 공간벡터 PWM (space vector PWM, SVPWM)과 달리, 단순 직선 (linear) 방식으로 구현 가능한 장점이 있다. 다른 PWM 방식을 정의하기 위해서는 먼저 최대 및 최소값을 식 (3)과 같이 정의해야 한다. 여기서 V_max와 V_min은 각각 v_{cmd_x}의 최대 및 최소값을 나타내며, V_max(min)_±π/6는 v_{cmd_x}를 ±π/6만큼 위상 이동시킨 값에 대한 최대(최소) 값을 의미한다.

이렇게 정의한 최대 및 최소값을 활용하여 V_offset을 식 (4)와 같이 설정하면 SPWM, SVPWM, 60°DPWM, 30°DPWM, 60°(+30°)DPWM, 60°(−30°)DPWM, DPWMMAXorMIN 등 다양한 PWM 방식을 정의할 수 있다. 여기서, SPWM과 DPWMMAXorMIN은 이후 설명할 다이오드 클램프 멀티레벨 HB, FB DC/DC 컨버터 토폴로지에서도 동일하게 사용된다.

(3)

(4)

커패시터 전압 균형 유지를 위해 중간 레벨 전압 벡터들의 듀티비는 초기 단계에서 동일하게 설정하고, 이후 전압 편차를 보상하는 미세 조정 매개변수 d_comp를 추가로 도입하여 정밀한 제어가 가능하도록 한다. 보상 매개변수 d_compx (x=1_23 or 12_3)는 DC 링크 커패시터들의 평균 전압 간의 차이에 비례하는 PI 제어 출력값으로 식 (5)와 같이 정의된다. 듀티 보상 파라미터인 d_{comp1_23}과 d_{comp12_3}는 각각 V_dc1과 (V_dc2+V_dc3)/2 사이의 차이, 그리고 (V_dc1+V_dc2)/2와 V_dc3 사이의 차이에 비례한다. 여기서 V_dc1, V_dc2, V_dc3는 각각 커패시터 C_dc1, C_dc2, C_dc3의 전압을 의미한다. 또한 식 (5)에서 KP와 KI는 PI 제어기의 비례 이득(proportional gain)과 적분 이득(integral gain)을 나타낸다.

(5)

기준 전압 V_{CMD_x}의 크기에 따라 LVR에서는 d_{E_x}, SVR에서는 d_{2E_x}를 기준 벡터로 설정하고, 나머지 중간 벡터의 듀티비는 기준 벡터와 같게 설정한 뒤, d_comp를 통해 미세 조정한다. 그리고 최외각 전압 벡터의 듀티비는 volt·time을 만족하도록 설계한다. V_{CMD_x}의 크기에 따라 설정되는 각 기준 전압 벡터의 듀티비와 캐리어 신호와 비교되는 PWM 명령 전압은 식 (6), (7)로 표현된다. 이때 보상 매개변수 d_comp는 출력 전류의 방향에 따라 부호 함수 sgn(⋅)를 통해 적용된다. 또한, 식 (6)에서 확인할 수 있듯이 “d_{0_x}+d_{E_x}+d_{2E_x}+d_{3E_x} = 1”을 항상 만족하므로 과도 상황에서도 오차 없이 지령 전압을 정확하게 추종할 수 있다. 출력 상전류 i_x는 진폭 Im과 역률 (power factor, pf)에 따른 위상각 δ를 통해 식 (8)로 결정된다.

한편, DC/DC 컨버터에서의 MNRV DPWM 구현은 PWM 인버터의 방식과는 다소 다르게 이루어진다. 그림 3은 FB 다이오드 클램프 4레벨 DC/DC 컨버터에서의 MNRV (D)PWM 구현 예를 나타낸 것이다. V_{CMD_x}의 크기에 따라 LVR 또는 SVR 영역으로 구분하고, DC 링크 커패시터의 충·방전에 영향을 주는 중간 전압 벡터를 균등하게 활용하면서, volt·time 유지를 위해 최외각 전압 벡터를 사용하는 기본적인 방법론은 앞서의 PWM 인버터와 동일하다.

(6)

(7)

(8)

그림 3. FB DC-DC 컨버터에 적용된 MNRV DPWM (End Sag 유형) 설계 규칙: (a) 다중인접 기준 벡터 선정 원리, (b) 전형적인 스위칭 패턴

Fig. 3. Design guidelines for MNRV PWM (End-Sag Type) applied to a FB DC-DC converter: (a) principle of multi-neighboring reference vector selection and (b) typical switching patterns

그러나 DC/DC 컨버터에서는 입력 전압 활용도를 높이기 위해 기준 전압을 정현파 대신 구형파 형태로 변환해야 하며, 기본 스위칭 주파수가 매우 높아 스위칭 손실을 줄이기 위해 주파수 변조 지수 (m_f)를 낮추는 것이 필요하다 (m_f=2). 또한, DC/DC 컨버터에서는 지령 전압 v_{cmd_x}의 제로 크로싱 지점에서 캐리어의 위상과 카운팅 방향을 의도적으로 다르게 설정하면 다양한 변조 특성을 구현할 수 있다^[26,^28,^29]. 특히, 레그 출력 전압의 대칭성을 유지하기 위해 FB 컨버터의 경우 클램프 모드 (clamp mode, CM)에 따라, HB 컨버터의 경우 v_{cmd_x}의 극성에 따라 캐리어의 위상과 카운팅 방향을 다르게 설정한다. 그림 3에서는 다운 카운터 방식의 캐리어를 적용한 End sag 유형의 예시를 보여주고 있다.

한편, 앞서 언급한 바와 같이 HB 컨버터는 제어 가능한 상이 하나뿐이므로 V_offset=0으로 설정되는 SPWM 방식을 적용한다. 반면, FB 컨버터는 스위칭 손실을 최소화하고 지령 전압의 위상 변화에 따른 과도 현상을 줄이기 위해 DPWMMAXorMIN 방식을 적용한다. V_{CMD_x}의 크기에 따라 설정되는 각 기준 전압 벡터의 듀티비와 캐리어 신호와 비교되는 PWM 명령 전압은 식 (9), (10)으로 표현된다.

(9)

(10)

PWM 인버터와 달리 DC/DC 컨버터의 경우, ZVS 구현을 위해 상 전류의 위상이 컨버터 지령 전압 보다 약간 지연되지만, 기본적으로 컨버터 지령 전압과 커패시터 전압 편차 보상이 발생하는 sag 영역의 위상은 대체로 일치한다. 따라서 별도의 전류 측정을 통해 sgn(i_x)를 얻을 필요 없이, V_{CMD_x}의 위상만으로도 상 전류의 방향을 예측할 수 있다. 결과적으로 DC/DC 컨버터에서는 sgn(i_x) 대신에 클램프 모드 (-CM)가 동일한 기능을 수행하게 된다.

3. MNRV DPWM의 3상 인버터로의 구현 예시

제안된 오프셋 전압 주입 방식의 MNRV (D)PWM 기반 다이오드 클램프 4레벨 3상 인버터에 대한 시뮬레이션 결과는 표 2의 조건에서 수행되어 그림 4에 나타나 있다.

그림 4. MNRV (D)PWM 기반 다이오드 클램프 3상 4 레벨 PWM 인버터의 오프셋 전압에 따른 정상 상태 동작 파형 : (a) SPWM, (b) SVPWM, (c) 60°DPWM, (d) 30°DPWM, (e) 60°(+30°)DPWM, (f) 60°(-30°)DPWM, (g) DPWMMAX 또는 DPWMMIN ^[30]

Fig. 4. Steady-state operating waveforms of a diode-clamped three-pahse four-level PWM inverter based on MNRV(D)PWM with offset voltages : (a) SPWM, (b) SVPWM, (c) 60°DPWM, (d) 30°DPWM, (e) 60°(+30°)DPWM, (f) 60°(-30°)DPWM, and (g) DPWMMAXorMIN ^[30]

표 2 시뮬레이션 조건

Table 2 Simulation Condition

V_dc(V)	Load Impedance (Z_L)(Ω)	m	m_f
200	22.71	0.9	100
pf	C_dc(mF)	f_S(Hz)
0.9	7.5	60

이러한 조건하에서, 다양한 오프셋 전압 주입 방식에 따른 일곱 가지 MNRV (D)PWM 방법의 고유한 특성이 관찰되었다. 가장 바깥쪽 전압 벡터의 클램프 간격이 180°로 나타나며, 이로 인해 스위칭 손실이 감소하는 것이 확인되었다.

또한, 출력 전류의 총 고조파 왜곡(THD)을 분석한 결과, SVPWM 방식에서 가장 낮은 0.5%의 THD가 나타났으며, SPWM에서는 약간 높은 0.59%를 기록했다. 반면, 나머지 DPWM 방식에서는 약 0.85~0.89% 수준의 THD를 보였다. 출력 위상 전압의 THD는 DPWMMAXorMIN 방식에서 70.6%로 가장 낮게 나타났으며, 반대로 30°DPWM 방식에서는 90.7%로 가장 높게 측정되었다.

출력 선간 전압의 THD는 41.2%에서 44.9% 사이의 값을 가지는 것으로 나타났다. 뒤에서 자세히 분석하겠지만, d_{E_x}⋅i_x의 3상 총합은 DC 링크 전압 V_dc1 또는 V_dc3의 충전 및 방전 패턴과 밀접한 관련이 있는 것으로 분석되었다. 또한, 다섯 번째 행에서 d_{E_a}와 d_{2E_a}값이 거의 동일하게 나타났으며, 이는 보정 항인 d_comp값이 매우 작음을 의미한다. 이러한 MNRV　(D)PWM은 다상의 고차원 멀티레벨 인버터에도 확대 적용될 수 있다^[32]. 그림 5는 MNRV （D)PWM을 5상 5레벨 다이오드 클램프 PWM 인버터 토폴로지에 적용한 시뮬레이션 결과를 나타내며, 이를 통해 높은 성능의 THD와 안정적인 전압 밸런싱을 유지할 수 있음을 확인할 수 있다.

그림 5. MNRV(D)PWM 기반 다이오드 클램프 5상 5레벨 PWM 인버터의 오프셋 전압에 따른 정상 상태 동작 파형 : (a) SPWM, (b) SVPWM

Fig. 5. Steady-state operating waveforms of a diode-clamped five-phase five-level PWM inverter based on MNRV(D)PWM with offset voltages : (a) SPWM and (b) SVPWM

그림 6. 변조지수(m)와 위상각(δ)에 따른 ΔV_dc1의 수치해석 결과 : (a) SPWM, (b) SVPWM, (c) 60° DPWM, (d) 30° DPWM, (e) 60°(+30°) DPWM, (f) 60°(-30°) DPWM, (g) DPWMMAX or MIN ^[30]

Fig. 6. Numerical analysis results of ΔV_dc1 according to m and δfor (a) SPWM, (b) SVPWM, (c) 60°DPWM, (d) 30°DPWM, (e) 60°(+30°)DPWM, (f) 60°(-30°)DPWM, and (g) DPWMMAXorMIN ^[30]

샘플링 시간 T_smpl(=T/m_f)동안 전류 i_x에 의해 발생하는 DC 링크 커패시터 C_dc,n의 전압 리플을 ΔV_dc,nx로 정의할 때, 이는 식 (11)을 만족하는 것으로 나타난다.

(11)

여기서 T는 전력 시스템의 기본 주기를 의미하고, 정상상태에서 d_{E_x}=d_{2E_x}라고 가정하고, 듀티 보정 항 d_comp의 작은 값을 무시하였다. 중간 커패시터 C_dc2의 전압 변동 ΔV_dc2는 캐리어 주기 동안 0으로 유지되지만, 상부 및 하부 커패시터인 C_dc1와 C_dc3의 전압 변동인 ΔV_dc1 및 ΔV_dc3는 모든 위상의 d_{E_x}⋅i_x의 합과 관련이 있으며, 서로 반대의 부호를 가진다. 예를 들어, SPWM의 경우 ΔV_dc1은 π/3구간 동안 d_{E_x}⋅i_x의 3상 적분 합을 커패시터 용량 C_dc와 각주파수 ω의 곱으로 나눈 값으로 결정되며, 이는 식 (12)에서 제시된다. SVPWM에 대해서도 비슷한 방식으로 계산될 수 있다. 그러나 나머지 DPWM 방식에 대해서는 m과 δ값에 따른 다양한 시나리오가 존재하기 때문에, 명시적인 수식보다는 분석적인 조사가 필요하다^[32].

(12)

그림 6은 SPWM, SVPWM 및 다양한 DPWM 방식의 ΔV_dc1을 나타낸다. 여기서 수평 및 수직 축은 m과 δ를 나타내며, 등고선을 통해 ΔV_dc1값의 변화를 표현한다. 더 진한 파란색은 더 낮은 값을 의미하며, 더 진한 노란색은 더 높은 값을 나타낸다. SPWM과 SVPWM 방식에서는 ΔV_dc1의 분포가 상대적으로 균일하며, 변조지수가 작을수록 전압 리플이 작게 나타난다. DPWM 방식에서는 특정 위상각 구간에서 ΔV_dc1이 급격히 변화하는 영역이 관찰되며, 특히 DPWM60°(−30°)에서는 큰 전압 편차가 나타난다. m ≈ 0.7 근처에서 ΔV_dc1의 변화 기울기가 급격히 증가, 국부적으로 비선형적 거동이 나타난다. DPWMMAXorMIN에서는 중간 변조지수 영역에서 ΔV_dc1이 크게 증가함을 확인할 수 있으며, 이는 기존 DPWM 방식보다 전압 리플 성분이 더 커질 수 있음을 시사한다. 전반적으로 DPWM 방식에서 δ에 따른 영향이 매우 뚜렷하게 나타난다.

f_s=60Hz, m_f=100, m=0.9의 조건에서, 제안된 MNRV (D)PWM의 평균 스위칭 주파수를 분석하였다. MNRV 기반 SPWM 및 SVPWM의 경우, PWM_CMD_a1과 PWM_CMD_a3가 각각 180°의 스위칭 휴지 기간을 갖는다.

따라서, Q_a1과 Q_a3의 개별 스위칭 주파수는 3kHz(=6kHz×1/2)로 계산되며, 평균 스위칭 주파수는 4kHz(=(3kHz+6kHz+3kHz)/3)로 나타난다. MNRV DPWM 방식에서는 180°의 스위칭 휴지 기간 외에도 추가적으로 60°의 클램프 구간이 존재한다. 이에 따라, 평균 스위칭 주파수는 2.6kHz(=(2kHz+4kHz+2kHz)/3)로 계산된다.

4. MNRV DPWM의 DC-DC 컨버터로의 구현 예시

4.1 FB LLC 공진형 DC-DC 컨버터

제안된 MNRV DPWM 기반 다이오드 클램프 4레벨 FB LLC 공진 컨버터의 제어 블록 다이어그램은 그림 7에 나타나 있다. 정전압 컨트롤러의 출력 Vampl은 스위칭 주파수 fsw에서 50% 비율로 1과 -1 사이를 변동하는 펄스와 곱해져 펄스 형태의 명령 전압 v_cmd 을 생성한다. 여기서 fsw는 최대 효율을 위해 공진 주파수 (fr=1/[2π(L_rC_r)^0.5])로 설계된다. CM은 V_dc1 과 V_dc3 크기 비교에 따라 설정된다. 커패시터 간의 전압 편차를 제거하기 위해, V_dc1, V_dc2, V_dc3 는 PI 컨트롤러에 입력되어 듀티 보상 파라미터 (d_{comp1_23}, d_{comp12_3})를 출력한다. 이후, 식 (1)-(4) 및 (7)-(9)에 의해 v_cmd의 위치에 따라 적절한 MNRV가 선택되며, 각 기준 벡터의 지속 시간이 계산된다. 최종적으로, A상 및 B상의 PWM 명령이 출력된다. 이 PWM 신호는 캐리어와 비교되어 A상 및 B 상의 상부 스위치 상태가 결정된다.

그림 7. MNRV　DPWM 기반의 DC-DC 컨버터 제어 블록도

Fig. 7. Control block diagram of MNRN DPWM-based DC-DC 컨버터

제안된 MNRV　DPWM 기반 다이오드 클램프 4레벨 LLC 공진형 컨버터의 동작 모드를 분석한다. 회로의 동작 상태는 주로 CM에 따라 크게 분류된다. 그림 8은 UCM (CM=1) 및 LCM (CM=-1)에서의 회로 동작 상태를 나타내며, 각 회로의 오른쪽에 표시된 (AB)는 A상과 B상의 스위칭 상태를 의미한다. 그림에서 빨간색 음영선은 도통 중인 스위치의 채널 또는 바디 다이오드를 통해 흐르는 전류 경로를 나타낸다. (30), (03), (33), (00)의 경우를 제외하고, 직렬 연결된 커패시터 C_dc1, C_dc2, C_dc3를 흐르는 전류의 크기와 방향은 스위칭 패턴에 따라 다르게 나타난다. (31) 및 (13) 스위칭 쌍에서는 충·방전 상태가 DDC이다. (32) 및 (23) 스위칭 쌍에서는 충·방전 상태가 DCC이다. (20) 및 (02) 스위칭 쌍에서는 충·방전 상태가 CDD이다. (10) 및 (01) 스위칭 쌍에서는 충·방전 상태가 CCD이다. 특정 스위칭 쌍의 지속 시간에 따라 각 커패시터의 충·방전 패턴이 달라지므로 이를 전압 밸런싱에 활용할 수 있을 것으로 예상된다.

이 회로의 동작 상태를 기반으로 그림 9는 제안된 FB 다이오드 클램프 4레벨 LLC 공진 컨버터의 주요 동작 파형을 나타낸다. CM은 스위칭 주기 시작 시 커패시터 전압 편차에 따라 UCM 또는 LCM으로 결정된다. 정상 상태에서는 한 주기 동안 UCM, 다음 주기 동안 LCM에서 동작하며, 하나의 주기는 대칭적인 반주기 동작 (4개 모드)으로 구성된다.

∙ 모드 1 [t₀, t₁] t₀에서 CM이 LCM에서 UCM으로 변경된다. A상의 상부 스위치 Q_A1, Q_A2, Q_A3는 I_Lr의 음의 전류로 인해 ZVS (Zero Voltage Switching) 조건에서 모두 켜지고, B상의 상부 Q_B3은 하드 스위칭 조건에서 꺼진다. 이때 V_leg(=V_dc)가 공진 탱크에 인가되며, Lr과 Cr에 의해 형성된 공진 전류 I_Lr가 변압기 2차 측으로 전달된다. 이후 다이오드 DO1이 도통하며, 출력 전압 VO가 권선비 n을 곱한 형태로 자화 인덕턴스 L_m에 인가된다. 스위칭 상태는 (30)이며, C_dc1, C_dc2, C_dc3을 흐르는 전류는 모두 Idc−I_Lr과 동일하다. 이 모드는 t₁에서 Q_B6가 꺼질 때 종료된다.

∙ 모드 2 [t₁, t₂] t₁에서 Q_B6가 꺼지면, 스위칭 상태는 (31)로 변경된다. C_dc1과 C_dc2는 1/3×I_Lr의 전류로 방전되며, C_dc3는 2/3×I_Lr의 전류로 충전된다. V_leg는 2/3×V_dc로 감소하며, 이에 따라 Lr–Cr에 인가되는 전압이 V_dc에서 2/3×V_dc로 변화하여 공진 전류 I_Lr의 기울기가 변경된다. L_m은 여전히 nVO로 충전된다. 이 모드는 t₂에서 Q_B5가 꺼질 때까지 지속된다.

∙ 모드 3 [t₂, t₃] t₂에서 Q_B5가 꺼지면, 스위칭 상태는 (32)로 변경된다. C_dc1은 2/3×I_Lr의 전류로 방전되며, C_dc2와 C_dc3는 1/3×I_Lr의 전류로 충전된다. V_leg는 2/3×V_dc에서 1/3×V_dc로 감소하며, 이에 따라 I_Lr의 기울기가 변경된다. L_m은 계속해서 nVO로 충전된다. 이 모드는 t₃에서 I_Lr=I_Lm이 될 때 종료된다.

∙ 모드 4 [t₃, t₄] t₃에서 I_Lr=I_Lm이 되면서, 변압기의 1차 및 2차 측이 분리되며, L_m의 큰 인덕턴스 값이 공진에 기여하게 되어 공진 주기가 길어지는 현상이 발생한다. 이 모드는 t₄에서 v_cmd의 극성이 음수로 변할 때까지 지속된다.

그림 8. UCM (CM=1)에서 (a) V_cmd > 0, (b) V_cmd < 0일 때, LCM (CM=-1)에서 (c) V_cmd > 0, (d) V_cmd < 0일 때 동작 회로 ^[26]

Fig. 8. Operating circuits when (a) V_cmd > 0 and (b) V_cmd < 0 in the UCM (CM=1) and when (c) V_cmd > 0 and (d) V_cmd < 0 in the LCM (CM=-1) ^[26]

그림 9. MNRV DPWM 기반의 다이오드 클램프 4레벨 LLC 공진형 컨버터의 정상상태 파형 (End Sag)

Fig. 9. Steady-state waveforms of a diode-clamped four-level LLC resonant converter based on MNRV DPWM (End Sag)

DC/DC 컨버터의 대칭성을 고려하면, v_cmd가 음수인 나머지 반주기의 동작은 앞서 설명한 양의 반주기와 동일하게 진행된다. UCM에서는 V_dc1이 계속 방전되고 V_dc3이 계속 충전된다. 따라서, 실제 동작 조건에서 V_dc1>V_dc3일 때 UCM이 선택된다. LCM인 경우에서도 유사하게 동작하므로 설명은 생략한다.

정상상태에서의 공진 전류의 형태는 그림 10에 나타나 있다. 계산의 편의를 위해, 공진 전류가 이상적인 정현파라고 가정하며, 공진 주기는 스위칭 주기 T보다 δT만큼 감소한다고 가정한다. 이러한 조건에서, 감소된 공진 주기 T1에 대응하는 공진 각주파수 ω1=ω/(1-δ)로 표현되며, 여기서 δ=1−T1/T이다. 공진 전류는 식 (13)으로 나타낼 수 있으며, 이때 ϕ는 V_leg와 I_Lr사이의 위상차를 나타내며, 이는 식 (14)로 표현된다. 공진 전류의 피크값 I_{Lr_pk}는 식 (15)를 통해 계산할 수 있다. 여기서, I_O는 부하 전류, R_L은 부하 저항 값을 의미한다.

그림 10. End sag 유형의 정상상태에서의 공진 전류 파형

Fig. 10. Resonant current waveform of end sag in steady state

(13)

(14)

(15)

전압 이득은 기본파 해석 (First Harmonic Analysis, FHA)을 적용하여 도출된다^[34]. 여기서 m은 m=V_cmd/V_dc으로 정의된다. 그림 11은 End sag에 대한 V_leg 파형을 나타낸다. 각 계단 전압의 듀티 비율과 V_leg의 기하학적 관계를 이용하여 V_leg의 기본파 성분인 V_leg^F는 식 (16)로 표현되고, 전압 이득은 식 (17)로 주어진다. 그림 11은 m에 따른 전압 이득을 나타낸다. 계산 값과 시뮬레이션 값 사이의 차이는 고려하지 않은 고조파 성분에 기인한다^[29].

그림 11. FB Edge Sag 유형의 출력 레그 전압 : (a) |v_cmd| ≥ 0.5V_dc, (b) |v_cmd| < 0.5V_dc인 경우

Fig. 11. Output leg voltage of FB Edge Sag type when (a)|v_cmd| ≥ 0.5V_dc and (b) |v_cmd| < 0.5V_dc

(16)

(17)

정상상태에서 V_dc1은 CM에 따라 반복적으로 충·방전된다. C_dc는 반주기 동안의 커패시터 충전량을 목표 DC 링크 전압 변동량 ΔV_dc,target으로 나누어 계산할 수 있다. 그림 9에서 입력 커패시터의 충·방전 패턴과 V_leg의 기하학적 구조를 이용하여, 필요한 C_dc는 식 (18)로 구할 수 있다. 출력 커패시터 전류 I_CO는 정상 상태에서 불연속 전도 모드(DCM)를 가정하여 그림 13에 표현하였다. 출력 다이오드의 도통 시간이 δT/2만큼 감소하기 때문에, 출력 다이오드 전류 피크값 I_DO=πI_O/{2(1−δ)}로 표현된다. 출력 커패시턴스 C_O는 식 (19)로 주어진다.

그림 12. 다이오드 클램프 4레벨 FB LLC 공진형 컨버터 (Edge Sag)의 전압 전달 gain

Fig. 12. Voltage transfer gain of diode-clamped four-level FB LLC resonant converter (Edge Sag)

(18)

그림 13. End sag 유형의 출력 커패시터 전류 파형 ^[29]

Fig. 13. Current waveform of the output capacitor of end sag ^[29]

(19)

앞서의 설명은 FB 대칭형 End sag 유형에 대한 것으로써, 캐리어파의 위상과 카운팅 방향을 달리 적용하면 다양한 sag 유형이 가능하다^[26,^28,^29]. 그림 14는 대칭 HB/FB 혹은 비대칭 FB 유형에 적합한 캐리어파의 형태를 나타내고 있다^[35].

그림 14. MNRV DPWM 기반의 HB/FB DC-DC 컨버터의 지령 전압과 출력 레그 전압 : (a) 대칭 HB, (b) 대칭 FB, (c) 비대칭 FB

Fig. 14. Reference voltage and output leg voltage of a HB/FB DC-DC converters with MNRV DPWM for (a) symmetric HB, (b) symmetric FB, ans (c) asymmetric FB

4.2 다이오드 클램프 멀티레벨 DC-DC 컨버터 특징

앞서 살펴본 바와 같이, 다이오드 클램프 멀티레벨 토폴로지에 MNRV DPWM을 적용하면 DC/DC 컨버터 분야에 더욱 효과적으로 활용할 수 있다. MNRV DPWM 기반의 다이오드 클램프 토폴로지를 적용한 DC/DC 컨버터는 다음과 같은 특징을 갖는다.

첫째, 단위 스위칭 전압이 감소하여 우수한 동특성을 가진 저내압 소자를 사용할 수 있으므로 기존 2레벨 컨버터와 달리 높은 전압 및 대전력 분야에 더욱 용이하게 적용할 수 있다.

둘째, PWM 인버터와 마찬가지로 Pulse Amplitude Modulation (PAM)을 기반으로 전압 제어가 쉬워진다. 특히 공진형 컨버터에서는 기존의 주파수 스윕 방식과 달리, 스위칭 주파수를 공진 주파수에 고정할 수 있어 공진 소자의 설계가 더욱 간단해진다^[26,^28].

셋째, 3레벨 및 4레벨 HB/FB LLC를 포함하여, 4레벨 대칭 스위칭 컨버터의 경우 전류 특성이 상에 구애받지 않고 대칭적으로 나타나기 때문에 열 관리 측면에서 유리하다. 특히 4레벨 대칭 스위칭 컨버터는 기존 위상천이 방식과 동작 특성이 매우 유사하지만, 추가적인 전력 전달 구간을 가지므로 순환 전류를 획기적으로 줄일 수 있다는 장점이 있다^[27].

한편, 다이오드 클램프 멀티레벨 토폴로지를 적용한 DC/DC 컨버터는 겉보기에는 전류 도통 경로가 많아 비효율적이라고 생각될 수 있다. 하지만 입력 전압이 높은 철도차량과 같은 전력 시스템에서는 기존의 2레벨 컨버터의 경우 높은 스위칭 전압으로 인해 동특성이 저하되고, 높은 도통 손실을 주는 소자를 사용할 수밖에 없다는 단점이 존재한다. 반면 멀티레벨 토폴로지를 적용하면 각 소자에 걸리는 스위칭 전압을 효과적으로 낮출 수 있어 동특성이 우수하고 도통 손실이 낮은 소자를 사용할 수 있다. 이를 통해 전체적인 도통 손실을 더욱 줄일 수 있으며, 특히 입력 전압이 증가할수록 이러한 장점이 더욱 두드러진다. 그 이유는 도통 손실 (i2R)이 전류의 제곱에 비례하기 때문에 입력 전압이 높아질수록 전류가 지수적으로 감소하여 비록 도통 소자의 수는 증가하지만 전체 도통 손실은 더욱 감소하기 때문이다.

스위칭 손실 측면에서도 기존 ZVS 스위칭 컨버터의 경우 turn-off 시 한 번의 높은 스위칭 손실이 발생하지만, 다이오드 클램프 토폴로지는 End sag 적용 시 지령 전압의 극성이 양(+)에서 음(-)으로 변할 때 평균 세 번의 스위칭이 발생하지만, 단위 스위칭 전압이 기존 대비 약 1/3 수준으로 낮기 때문에 전체적인 turn-off 손실은 기존의 2레벨 방식과 대등한 수준을 유지할 수 있다.

또한, DC 1500V 이상과 같은 매우 높은 입력 DC 링크 전압을 가진 철도차량 전력 변환 시스템에서는 일반적으로 DC/DC 컨버터 앞에 별도의 전압 스케일 다운 장치나 높은 내압을 견디기 위한 cascade 또는 입력 직렬 출력 병렬 (input-series output-parallel, ISOP) 구조를 적용해야 한다. 이러한 구조는 여러 개의 서브 모듈로 구성되어 있어 시스템이 복잡하고, 각 서브 모듈 간 소자 미스매치 및 운전상 문제로 인해 전압 밸런싱을 별도로 처리해야 하는 단점이 있다. 반면 다이오드 클램프 멀티레벨 토폴로지는 이 모든 과정을 단일 수동소자를 이용한 싱글 스테이지로 처리할 수 있을 뿐 아니라, 별도의 전압 밸런싱을 위한 복잡한 알고리즘이 필요하지 않은 장점이 있다.

다만, 다이오드 클램프 방식의 특성상 스위칭 레벨이 높아질수록 클램프 다이오드 개수가 지수적으로 증가하는 문제점이 발생하는데, 이는 HB 구조를 적용하여 효과적으로 대응할 수 있다^[29].

5. 프로토타입 실험 결과

제안된 MNRV DPWM 기반의 3상 다이오드 클램프 4레벨 PWM 인버터의 구현 가능성을 검증하기 위해 다음과 같은 조건에서 실험을 수행하였다. 실험 조건은 V_dc=200V, C_dc=7.5mF, f_s=60Hz, m_f=100, m=0.9, pf=0.9, 부하 임피던스 24.3Ω이다. 프로토타입 회로는 그림 15에 나타나 있다.

그림 15. 프로토타입 회로 : (a) DC/DC 컨버터, (b) 3상 인버터

Fig. 15. Prototype circuits : (a) DC/DC converter, (b) three-phase inverter

그림 16은 정상상태에서 측정된 주요 동작 파형을 나타낸다. 여기에는 위상 전압 V_an, 선간 전압 V_ab, 위상 전류 I_a, I_b가 포함되며, 추가적으로 V_ab와 I_a의 FFT 분석 결과도 제시되었다. 실험 결과를 살펴보면, 시뮬레이션에서 논의된 특징들이 위상 전압 V_an 파형에서 뚜렷하게 나타나는 것을 확인할 수 있다. THD 분석 결과, V_ab는 39.1%~47.2%, I_a는 2.52%~3.16%로 측정되었다. 실험 결과, 제안된 MNRV (D)PWM 방식은 기존의 방식과 비교했을 때도 경쟁력 있는 성능을 유지하는 것으로 확인되었다. SPWM 방식은 출력 전압의 THD가 39.3%, 전류의 THD가 2.52%로, 비교적 안정적인 파형 품질을 보이며 기준 방식으로서의 역할을 한다. SVPWM 방식은 출력 전압 THD가 40.7%로 약간 증가하며, 전류 THD도 2.63%로 소폭 상승하여 SPWM에 비해 다소 열화된 성능을 보인다. DPWM60° 방식은 전압 THD가 39.1%, 전류 THD가 2.76%로, 전압 품질은 SPWM과 유사하나 전류 품질은 약간 저하된다. 반면, DPWM30° 방식은 전압 THD가 47.2%로 가장 높고, 전류 THD도 3.16%로 전체 방식 중 가장 열악한 성능을 나타낸다. 이는 전압 및 전류 파형 왜곡이 가장 심한 사례이다. DPWM60°(+30°) 방식은 전압 THD가 42.8%, 전류 THD가 2.63%로, 전압 품질은 열화되었지만 전류 품질은 양호하게 유지되었다. DPWM60°(−30°) 방식도 유사한 경향을 보이며, 전압 THD는 42.7%, 전류 THD는 2.81%이다. 마지막으로, DPWMMAXorMIN 방식은 전압 THD가 40.2%, 전류 THD는 2.64%로, 전체적으로 평균적인 수준의 파형 품질을 유지하고 있다. 이와 같은 분석을 통해, 전류 품질은 대부분의 방식에서 우수하게 유지되는 반면, 전압 파형의 왜곡은 방식에 따라 큰 차이를 보인다는 점을 확인할 수 있다.

그림 16. 변조지수 m=0.9, 역률 pf=0.9일 때 (a) SPWM, (b) SVPWM, (c) 60° DPWM, (d) 30° DPWM, (e) 60°(+30°) DPWM, (f) 60°(-30°) DPWM, (g) DPWMMAXorMIN의 정상상태 동작 파형(V_an, V_ab, I_a, I_b) 및 V_ab, I_a의 고조파 스펙트럼 ^[32]

Fig. 16. Steady state operational waveforms (V_an, V_ab, I_a, I_b)and harmonics spectrum of V_ab and I_a for(a)SPWM, (b)SVPWM, (c)60°DPWM, (d) 30°DPWM, (e) 60°(+30°)DPWM, (f) 60°(-30°)DPWM, and (g) DPWMMAXorMIN when m = 0.9 and pf = 0.9. ^[32]

그림 17. 역률 pf=0.9에서 변조지수 m이 0.3에서 0.9로 급변할 때의 (a) SPWM, (b) SVPWM, (c) 60° DPWM, (d) 30° DPWM, (e) 60°(+30°) DPWM, (f) 60°(-30°) DPWM, (g) DPWMMAXorMIN의 동적 성능 ^[32]

Fig. 17. Dynamic performance of (a) SPWM, (b) SVPWM, (c) 60°DPWM, (d) 30°DPWM, (e) 60°(+30°)DPWM, (f) 60°(-30°)DPWM, and (g) DPWMMAXorMIN when m suddenly changes from 0.3 to 0.9 with pf = 0.9 ^[32]

그림 17은 변조 인덱스 m이 0.3에서 0.9로 급격히 변화할 때의 과도 특성을 나타낸다. 실험은 pf=0.9의 조건에서 수행되었다. 오실로스코프의 동시 측정 채널 수에 제한이 있기 때문에, 먼저 V_dc1, V_dc2, V_dc3, I_a를 측정한 후, 동일한 조건에서 I_a, V_an, V_offset를 다시 측정하여 파형을 중첩하여 비교하였다. 실험에서 사용된 MNRV (D)PWM 방식은 V_an과 V_offset파형을 통해 구별할 수 있다. 실험 결과, 변조 인덱스 m이 급격하게 변화하는 조건에서도 DC 링크 전압이 안정적으로 균형을 유지하며 조절됨을 확인할 수 있었다. 또한, 전류 I_a는 과도 상태에서도 왜곡이 최소화된 안정적인 동작을 유지하는 것으로 나타났다.

제안된 컨버터의 동작을 확인하고 전압 강하 유형별 성능을 비교하기 위해 프로토타입 실험을 수행하였다. 실험 조건은 출력 전력 PO=1kW, 입력 전압 V_dc=700V, 출력 전압 VO=350V, Lr=1.5mH, L_m=4.28mH, Cr=168nF, C_dc=100μF, C_O=11μF, n=1.68, fsw=10kHz이다. 그림 18은 전압 강하 유형별 VA, VB, V_leg, VO, I_Lr 파형을 나타낸다. 모든 전압 강하 유형에서 출력 전압이 350V로 일정하게 유지됨을 확인할 수 있으며, 공진 탱크에 입력되는 V_leg 값이 전압 강하 유형에 따라 다르게 형성되어 각각의 독특한 공진 전류 형태를 보인다. 또한, V_dc1과 V_dc3의 크기에 따라 CM 선택이 달라짐을 확인할 수 있다. 전류 RMS 기준으로는 middle sag의 경우 출력 다이오드의 도통 시간이 가장 길어 I_Lr의 RMS 값이 가장 낮게 나타납니다. 그러나 middle sag는 전압 전달 이득(voltage transfer gain)이 가장 낮기 때문에, d_₃E 구간의 길이는 가장 길고, 반대로 edge sag와 end sag에서는 d_₃E가 짧게 나타납니다.

그림 18. 출력 Po=1000W에서 (a) middle, (b) edge, (c) rear, (d) end sag에 대한 실험 결과 ^[26]

Fig. 18. Experimental results for the (a) middle, (b) edge, (c) rear, and (d) end sags when Po=1000W ^[26]

그림 19. 출력 Po=1000W에서 (a) middle, (b) edge, (c) rear, (d) end sag에 대한 전압 밸런싱 성능 ^[26]

Fig. 19. Voltage balancing performance for the (a) middle, (b) edge, (c) rear, and (d) end sags when Po=1000W ^[26]

그림 19는 각 전압 강하 유형별 DC 링크 커패시터의 전압 균형 유지 성능을 검증한 결과이다. 앞서 설명한 바와 같이, 상부 및 하부 커패시터의 전압 편차에 따라 CM을 조정함으로써 전압 불균형이 제거됨을 확인할 수 있다.

6. 결 론

본 논문에서는 멀티레벨 다이오드 클램프 토폴로지에서 DC 링크 전압을 효과적으로 제어할 수 있는 MNRV DPWM 방법론을 정리하고, 이를 3상 인버터와 FB LLC 공진형 컨버터에 적용하여 구현상의 특징과 차이점을 분석하였다.

MNRV DPWM 방식은 여러 인접 기준 전압 벡터를 활용하여 DC 링크 전압 불균형 문제를 효과적으로 해결하며, 커패시터 전압 균형 유지, 폐루프 제어 간소화, 시스템 안정성 향상등의 이점을 제공한다.

실험을 통해, 제안된 방식이 전압 불균형 해소와 전력 변환 성능 개선에 효과적임을 검증하였다. 또한, DC/AC 및 AC/DC 변환뿐만 아니라 DC/DC 컨버터에도 폭넓게 범용적으로 적용 가능함을 확인하였다.

향후 연구에서는 MNRV DPWM의 최적화 및 다양한 멀티레벨 변환기에 대한 적용성 검토를 통해, 고효율 전력 변환 시스템 설계를 위한 추가적인 연구를 수행하고자 한다.

Acknowledgements

This research was supported by a grant from R&D Program (Development of core technologies to interconnect eco-friendly energy for reducing carbon emissions from the railway power system, PK2503C2) of the Korea Railroad Research Institute.

References

J. Rodriguez, J.-S. Lai and F. Z. Peng, “Multilevel inverters: a survey of topologies, controls, and applications,” IEEE Trans. Ind. Electron., vol. 49, no. 4, pp. 724–738, Aug. 2002.

S. Kouro et al., “Recent Advances and Industrial Applications of Multilevel Converters,” IEEE Trans. Ind. Electron., vol. 57, no. 8, pp. 2553–2580, Aug. 2010.

K. K. Gupta, A. Ranjan, P. Bhatnagar, L. K. Sahu and S. Jain, “Multilevel inverter topologies with reduced device count: a review,” IEEE Trans. Power. Electron., vol. 31, no. 1, pp. 135–151, Jan. 2016.

S. A. Gonzalez, S. A. Verne and M. I. Valla, Multilevel Converters for Industrial Applications, Boca Raton, FL, USA:CRC Press, 2013.

W. Jiang et al., “A novel virtual space vector modulation with reduced common mode voltage and eliminated neutral point voltage oscillation for neutral point clamped three-level inverter,” IEEE Trans. Ind. Electron., vol. 67, no. 2, pp. 884–894, Feb. 2020.

J. Pou, R. Pindado and D. Boroyevich, “Voltage-balance limits in four-level diode-clamped converters with passive front ends,” IEEE Trans. Ind. Electron., vol. 52, no. 1, pp. 190–196, Feb. 2005.

Z. Shu, X. He, Z. Wang, D. Qiu and Y. Jing, “Voltage balancing approaches for diode-clamped multilevel converters using auxiliary capacitor-based circuits,” IEEE Trans. Power Electron., vol. 28, no. 5, pp. 2111–2124, May 2013.

K. Sano and H. Fujita, “Voltage-balancing circuit based on a resonant switched capacitor converter for multilevel inverters,” IEEE Trans. Ind. Appl., vol. 44, no. 6, pp. 1768–1776, Nov./Dec. 2008.

D. Cui and Q. Ge, “A novel hybrid voltage balance method for five-level diode-clamped converters,” IEEE Trans. Ind. Electron., vol. 65, no. 8, pp. 6020–6031, Aug. 2018.

I. Harbi et al., “Model predictive control of multilevel inverters: Challenges recent advances and trends,” IEEE Trans. Power Electron., vol. 38, no. 9, pp. 10845–10868, Sep. 2023.

W. Wu and D. Wang, “An optimal voltage-level based model predictive control approach for four-level T-type nested neutral point clamped converter with reduced calculation burden,” IEEE ACCESS, vol. 7, pp. 87458–87468, 2019.

I. Harbi et al., “Model predictive control of multilevel inverters: Challenges recent advances and trends,” IEEE Trans. Power Electron., vol. 38, no. 9, pp. 10845–10868, Sep. 2023.

M. Wu, C. Xue, Y. W. Li and K. Yang, “A generalized selective harmonic elimination PWM formulation with common mode voltage reduction ability for multilevel converters,” IEEE Trans. Power Electron., vol. 36, no. 9, pp. 10753–10765, Sep. 2021.

R. P. Aguilera, P. Acuña, P. Lezana, G. Konstantinou, B. Wu, S. Bernet, et al., “Selective harmonic elimination model predictive control for multilevel power converters,” IEEE Trans. Power Electron., vol. 32, no. 3, pp. 2416–2426, Mar 2017.

S. Zhao, F. Blaabjerg and H. Wang, “An overview of artificial intelligence applications for power electronics,” IEEE Trans. Power Electron., vol. 36, no. 4, pp. 4633–4658, Apr. 2021.

M. Mehrasa, M. Babaie, M. Sharifzadeh and K. Al Haddad, “An input-output feedback linearization control method synthesized by artificial neural network (ANN) for grid-tied packed E-cell inverter,” IEEE Trans. Ind. Appl., vol. 57, no. 3, pp. 3131–3142, May/Jun. 2021.

S. Vinnakoti and V. R. Kota, “Implementation of artificial neural network based controller for a five-level converter based UPQC,” Alexandria Eng. J., vol. 57, no. 3, pp. 1475–1488, Sep. 2018.

S. Busquets-Monge, J. Bordonau, D. Boroyevich and S. Somavilla, “The nearest three virtual space vector PWM—A modulation for the comprehensive neutral-point balancing in the three-level NPC inverter,” IEEE Power Electron Lett., vol. 2, no. 1, pp. 11–15, Mar. 2004.

S. Busquets-Monge, S. Alepuz, J. Bordonau and J. Peracaula, “Voltage Balancing Control of Diode-Clamped Multilevel Converters With Passive Front-Ends,” IEEE Trans. Power Electron., vol. 23, no. 4, pp. 1751–1758, Jul. 2008.

S. Busquets-Monge, S. Alepuz, J. Rocabert and J. Bordonau, “Pulsewidth Modulations for the Comprehensive Capacitor Voltage Balance of n-Level Three-Leg Diode-Clamped Converters,” IEEE Trans. Power Electron., vol. 24, no. 5, pp. 1364–1375, May. 2009.

S. Busquets-Monge, R. Maheshwari, J. N.-Apruzzese, E. Lupon, S. M. Nielsen and J. Bordonau, “Enhanced DC-link capacitor voltage balancing control of DC–AC multilevel multileg converters,” IEEE Trans. Ind. Electron., vol. 62, no. 5, pp. 2663–2672, May 2015.

K. Wang, Z. Zheng and Y. Li, “A novel carrier-overlapped PWM method for four-level neutral-point clamped converters,” IEEE Trans. Power Electron., vol. 34, no. 1, pp. 7–12, Jan. 2019.

K. Wang, Z. Zheng, L. Xu and Y. Li, “A generalized carrier-overlapped PWM method for neutral-point-clamped multilevel converters,” IEEE Trans. Power Electron., vol. 35, no. 9, pp. 9095–9106, Sep. 2020.

K. Wang, Z. Zheng and Y. Li, “Topology and control of a four-level ANPC inverter,” IEEE Trans. Power Electron., vol. 35, no. 3, pp. 2342–2352, Mar. 2020.

M. Wu, Y. W. Li, H. Tian, Y. Li and K. Wang, “Modified carrier-overlapped PWM with balanced capacitors and eliminated dead-time spikes for four-level NNPC converters under low frequency,” IEEE J. Emerg. Sel. Topics Power Electron., vol. 10, no. 6, pp. 6832–6844, Dec. 2022.

M.-S. Song and J.-B. Lee, “Pulse-Amplitude-Modulation Full-Bridge Diode-Clamped Multilevel LLC Resonant Converter Using Multi-Neighboring Reference Vector Discontinuous PWM,” Energies, vol. 15, no. 11, pp. 4045, 2022.

M.-S. Song, J.W. Kim and J.-B. Lee, “Full-Bridge Diode-Clamped Four-Level Symmetric Switching Converter,” IEEE ACCESS, vol. 11, pp. 103350–103363, 2023.

M.-S. Song et al., “Pulse-Amplitude-Modulation Full-Bridge Diode-Clamped Three-Level LLC Resonant Converter With Offset Voltage Injection Method,” Trans. Korean Inst. Electr. Eng., vol. 71, no. 9, pp.1342–1350. 2022.

M.-S. Song, J.-B. Lee, H. Jung and H. Kim, “Half-Bridge Diode-Clamped Four-level LLC Resonant Converter with Pulse-Amplitude-Modulation for Railway Applications,” J. Electr. Eng. Technol. vol. 18, pp. 4481–4497, 2023.

W. Song, X. Feng and K. M. Smedley, “A carried-based PWM strategy with the offset voltage injection for single phase three-level neutral-point-clamped converters,” IEEE Trans. Power Electron., vol. 28, no. 3, pp. 1083–1095, Mar. 2013.

E. S. Jun, M. H. Nguyen and S. S. Kwak, “Model predictive control method with NP voltage balance by offset voltage injection for three-phase three-level NPC inverter,” IEEE Access, vol. 8, pp. 172175–172195, Sep. 2017.

M.-S. Song, J. Kim and H.-H. Cho, “Three-Phase Diode-Clamped Four-Level PWM Inverter With Offset Voltage Injection,” IEEE ACCESS, vol. 12, pp. 94035–94054, 2024.

M.-S. Song, “Analysis and Implementation of the MNRV DPWM Methods Applied to Single-Phase Diode-Clamped Four-Level PWM Inverter,” IEEE ACCESS, vol. 12, pp. 196455–196474, 2024.

H. Hong, “FHA-based voltage gain function with harmonic compensation for LLC resonant converter,” Proc. IEEE 25th Annu. Appl. Power Electron. Conf. Expo., pp. 1770–1777, 2010.

M.-S. Song, J. Kim, H. Jung & H. Kim “Full-Bridge Diode-Clamped Four-Level Asymmetric Switching Converter,” Trans. Korean Inst. Electr. Eng., vol. 73, no. 6, pp.1042-1052, 2024.

저자소개

송민섭(Min-Sup Song)

He received the B.S., M.S. and Ph.D. degrees, in 2005, 2007 and 2011, respectively, from the Department of Electrical Engineering, Pohang University of Science and Technology, Pohang, Korea. He is currently a Senior Researcher with the Railroad Safety Division, Korea Railroad Research Institute, Uiwang, Korea. His research interests include the development of novel circuit topologies and suitable switching modulation techniques for high-power and high-voltage power conversion systems.

김재원(Jaewon Kim)

He received the B.S., M.S. and Ph.D. degrees in electrical engineering from Korea University, Seoul, South Korea, in 2006, 2008, and 2018, respectively. He is currently a Principal Researcher with Korea Railroad Research Institute, Uiwang, South Korea. His research interests include onboard energy storage system for railway trains, traction power supply system analysis, and railway electric components reliability analysis.

조환희(Hwan-Hee Cho)

He received the B.S. degree from the school of Electrical Engineering at Dankook University, Yongin, Korea, in 2014 and M.S. and Ph.D. degrees in electrical engineering from Korea University, Seoul, Korea, in 2020. He is currently a senior researcher with the Smart Electrical & Signaling Division, Korea Railroad Research Institute, Uiwang, Korea.

김형철(Hyungchul Kim)

He received his BS and MS degree in Electrical Engineering from Korea University, Seoul, Korea in February 1991 and in February 1993 respectively. He then worked for LG electronics Inc. for 6 years. He received a Ph.D. degree from TexasA&M University in August 2003. Currently, he is working for Korea Railroad Research Institute. His research area is traction power system and power system reliability.

정호성(Hosung Jung)

He received a B.S and M.S. degrees in Electrical engineering from Sungkyunkwan University, Republic of Korea, in 1995 and 1998, respectively. He received a Ph.D. degree from the Electrical Electronic and Computer Engineering from Sungkyunkwan University in 2002. He is currently a chief Researcher with the Smart Electrical & Signaling Division, Korea Railroad Research Institute, Uiwang, South Korea.

KIEEThe Transactions ofthe Korean Institute of Electrical Engineers

The Transactions of the Korean Institute of Electrical Engineers

ISO Journal TitleTrans. Korean. Inst. Elect. Eng.

Journal Search

Journal XML

Journal Information

Universal MNRV DPWM Methodology for Effective VoltageBalancing in Diode-Clamped Multilevel Topologies

Translated Abstract

Key words

1. 서 론

2. MNRV DPWM 동작 원리 [26-29, 32, 33]

2.1 4레벨 다이오드 클램프 회로와 MNRV DPWM 기본 원리

(1)

(2)

(3)

(4)

(5)

(6)

(7)

(8)

(9)

(10)

3. MNRV DPWM의 3상 인버터로의 구현 예시

(11)

(12)

4. MNRV DPWM의 DC-DC 컨버터로의 구현 예시

4.1 FB LLC 공진형 DC-DC 컨버터

(13)

(14)

(15)

(16)

(17)

(18)

(19)

4.2 다이오드 클램프 멀티레벨 DC-DC 컨버터 특징

5. 프로토타입 실험 결과

6. 결 론

Acknowledgements

References

저자소개

송민섭(Min-Sup Song)

김재원(Jaewon Kim)

조환희(Hwan-Hee Cho)

김형철(Hyungchul Kim)

정호성(Hosung Jung)

Article Information (continued)

Key words

KIEEThe Transactions of
the Korean Institute of Electrical Engineers

2. MNRV DPWM 동작 원리 ^[26-^29, ^32, ^33]