2.1 IH 부하 등가 모델

워킹코일 및 서셉터는 각 요소별로 전기적 저항 및 인덕턴스 ($R_C$, $L_C$ 및 $R_S$, $L_S$)로 등가할 수 있다. 워킹코일 상단에 서셉터가 위치하여 자기적으로 결합하는 경우 변압기 등가 모델을 통해 그림 2와 같이 표현할 수 있어 상호 유도 결합된 구조로 해석이 가능하다^[7]. 따라서 상호 인덕턴스 ($M$)를 고려하여 워킹코일 측에서 바라본 전류 ($I_r$)는 식 (1)과 같이 계산할 수 있다. 식 (2), (3)을 통해 $R_{eq}$와 $L_{eq}$가 결정되며 각 주파수 ($\omega=2\pi f_{sw}$)가 증가하는 경우 $R_{eq}$는 증가하고 $L_{eq}$는 감소한다^[8]. 하지만 워킹코일의 설계 파라미터에 따라 동일한 $f_{sw}$ 조건에서도 $R_{eq}$ 및 $L_{eq}$의 동작 영역이 다양하게 형성된다.

2.2 워킹코일 구조에 따른 $f_{sw}$ 및 $B_m$ 간 상관관계 분석

워킹코일의 설계 파라미터는 코일 직경 ($2R$), $N$, $d_{tt}$ 등 다양한 요소로 구성되며 IH 시스템의 전자기적 결합 특성에 영향을 미친다. 그 중 워킹코일의 $N$은 등가 파라미터에 직접적인 영향을 미치는 대표적인 설계 변수로 작용한다. 워킹코일 설계 시 $N$이 증가하는 경우 특정 $f_{sw}$ 조건에서 워킹코일과 서셉터 사이의 자기적 결합력이 증가하며 자속은 서셉터 내부로 더 효과적으로 인가된다. $B_m$의 경우 암페어 법칙을 기반으로 식 4와 같이 정리할 수 있다^[9]. 이를 통해 투자율 ($\mu$), $N$, $I_r$ 및 워킹코일의 반경 ($R$)에 비례하므로 워킹코일에 쇄교되는 자속이 증가하는 것으로 해석할 수 있다. 따라서 워킹코일 측에서 관측되는 $L_{eq}$ 또한 증가하며 서셉터 내부에 더 큰 $I_{eddy}$를 유도한다. 이는 $R_S$를 통해 줄열로 소모되며 그 크기는 식 5와 같이 $f_{sw}$의 제곱과 $B_m$의 제곱에 비례한다. $R_{eq}$는 워킹코일과 서셉터 사이의 자기적 결합을 통해 서셉터 내부에서 소모되는 $P_{eddy}$를 등가적으로 표현한 파라미터이다. 따라서 이러한 $P_{eddy}$의 증가는 워킹코일 측에서 더 큰 저항 형태로 나타나게 된다. 하지만 워킹코일의 $N$ 변화는 해당 $R_{eq}$를 만족하기 위한 $f_{sw}$ 구동 영역의 변화를 야기한다. 워킹코일의 $N$을 상향 설계하는 경우 특정 $f_{sw}$ 조건에서 자기 결합 향상에 따라 $R_{eq}$가 증가하게 되어 낮은 $f_{sw}$ 구동 조건에서도 목표 $P_{in}$ 만족이 가능하다. 반면, 워킹코일의 $N$을 하향 설계하는 경우 동일 $f_{sw}$ 조건에서 자기 결합 저하로 인해 목표 $P_{in}$을 만족하기 위한 $f_{sw}$는 증가한다. 따라서 워킹코일의 $N$ 변화는 동일 $P_{in}$ 조건에서도 $f_{sw}$와 $B_m$ 간의 상반된 관계로 인해 서셉터의 가열 특성이 상이하므로 이를 고려한 워킹코일의 최적 설계가 요구된다.

그림 6. 워킹코일 적층 구조별 주파수에 따른 $I_r$ 및 $\theta$

Fig. 6. Frequency-dependent $I_r$ and $\theta$ according to working coil structures

3.1 전자장 해석을 통한 등가 파라미터 추출 및 검증

본 절에서는 JMAG 시뮬레이션을 기반으로 2종의 워킹코일에 대한 전자장 해석을 통해 등가 파라미터를 도출한다. 또한, 최대 1kW $P_{in}$을 만족하기 위한 공진 네트워크 설계를 진행하며 PSIM 시뮬레이션을 통해 정상 동작을 검증한다. 워킹코일 적층 구조별 $f_{sw}$에 따른 $R_{eq}$ 및 $L_{eq}$ 추출 결과는 그림 4와 같다. 2.2절에서 언급한 바와 같이 $f_{sw}$가 증가함에 따라 워킹코일과 서셉터 간 자기적 결합력 증가로 인해 $R_{eq}$는 증가한다. 또한, $f_{sw}$가 증가할수록 서셉터의 반대 방향의 자속 발생으로 인해 $L_{eq}$는 감소한다. 그림 4에서 확인할 수 있듯이 DL 워킹코일의 경우 SL 구조 대비 동일 $f_{sw}$ 조건에서 높은 $N$에 의한 자속 중첩으로 인해 2배 이상의 $R_{eq}$와 $L_{eq}$ 확보가 가능함을 알 수 있다. SL 및 DL 워킹코일의 공진 네트워크 설계를 통한 IH 시스템 정상 동작 검증을 위해 그림 5와 같이 1kW급 HB-SRI 시스템을 설계한다^{[10- 11]}. HB-SRI 시스템 설계 시 공진 네트워크 입력전압 ($V_{pole}$)의 기본파 성분 rms 값 ($V_{pole,1,rms}$)은 식 6을 통해 계산할 수 있다. 이를 통해 최대 입력전력 ($P_{max}$)를 만족하기 위한 최소 등가 임피던스 ($Z_{eq,min}$)는 식 7을 통해 10-13$\Omega$ 수준으로 도출된다. IH 시스템은 전 부하 영역에 걸쳐 영전압 스위칭 (Zero voltage switching, ZVS) 조건 만족이 요구된다. 따라서 공진 주파수 ($f_r$) 이상의 $f_{sw}$ 구동이 요구된다. 또한, $P_{max}$를 만족하기 위해 $Z_{eq,min}$ 대비 상대적으로 작은 $R_{eq}$ 값에 해당하는 $f_{sw}$ 영역에서 공진 네트워크 설계가 필요하다. 이를 기반으로 SL 워킹코일의 $f_r$ ($f_{r(S)}$)을 50kHz로 선정하며 DL 워킹코일의 $f_r$ ($f_{r(D)}$)을 7kHz로 선정한다. 공진 커패시턴스 ($C_r$)는 $f_{sw}$ 구동 영역과 $L_{eq}$를 고려하여 식 8을 통해 계산할 수 있다. 이를 통해 SL 및 DL 워킹코일의 $C_r$을 각각 130nF, 880nF으로 설계한다. 공진 네트워크 설계 결과를 기반으로 PSIM 시뮬레이션을 통한 정상 동작 검증을 수행한다. $C_r$ 설계시 공진 네트워크 입력 측에서 바라본 부하 등가 임피던스 ($Z_{eq}$)는 식 9를 통해 계산할 수 있다. 이를 통해 $I_r$의 rms 값 ($I_{r,rms}$)과 $V_{pole}$ 및 $I_r$ 간 위상차 ($\theta$)는 식 10 및 11을 이용하여 도출할 수 있다. 그림 6은 $I_{r,rms}$와 $\theta$를 나타내며 $f_r$ 대비 높은 $f_{sw}$ 조건 동작 시 ZVS 만족을 확인할 수 있다. 적층 구조별 워킹코일의 $f_r$보다 높은 영역에서 ZVS 및 1kW $P_{in}$ 조건을 만족하는 $f_{sw}$를 적용하여 시뮬레이션을 수행한 결과 그림 7과 같다. SL의 경우 60kHz에서 $I_{r,rms}$는 약 10$A_{rms}$가 도통하며 $I_r$의 최대값 ($I_{r,peak}$)은 약 14$A_{peak}$ 수준임을 알 수 있다. DL 구조의 경우 7.5kHz에서 $I_{r,rms}$와 $I_{r,peak}$는 각각 10$A_{rms}$, 13$A_{peak}$로 도통하여 SL 구조와 $I_r$ 도통 특성이 유사함을 알 수 있다. 하지만 두 워킹코일의 경우 구동 $f_{sw}$ 차이로 인해 서셉터 내부 $I_{eddy}$의 크기는 상이하다. 따라서, 워킹코일의 적층 구조별 유사한 $I_r$ 도통 특성 조건에서 서셉터의 가열 거동 예측 및 분석이 필요하다.

그림 9. SL/DL 구조 적용 시 서셉터 $J_{eddy}$ 및 $p_{eddy}$ 분포

Fig. 9. Distribution of $J_{eddy}$ and $p_{eddy}$ under SL/DL structure

그림 10. 적층 구조에 따른 1kW 전력 분배 특성

Fig. 10. Power distribution characteristics according to the coils

그림 11. 워킹코일 적층 구조별 $f_{sw}$에 따른 유도효율

Fig. 11. Induction efficiency of SL/DL coils according to $f_{sw}$

3.2 전자장-열 연성 해석 기반 워킹코일 적층 구조 선정

본 절에서는 1kW의 $P_{in}$ 인가 조건에서 워킹코일의 적층 구조에 따른 전자장-열 연성 해석 시뮬레이션을 진행한다. 3.1절에서 설명한 바와 같이 SL과 DL 구조의 경우 각각 약 50-60kHz 및 7-9kHz 부근에서 1kW를 만족한다. PSIM 시뮬레이션과 유사한 동작 조건에서의 서셉터의 가열 거동 예측 및 분석을 위해 JMAG 시뮬레이션 기반 전자장 해석을 진행한다. SL 및 DL 워킹코일의 $f_{sw}$ 조건은 각각 60kHz 및 7.5kHz에서 수행되었으며 두 워킹코일 구조의 자속 밀도 ($B$)는 그림 8(a)와 (b)을 통해 확인할 수 있다. DL 워킹코일의 경우 SL 구조 대비 높은 $N$으로 인해 워킹코일에서 더 많은 양의 $B$가 발생하는 것을 확인할 수 있다. $B$가 서셉터에 인가됨에 따라 서셉터 내부에 $I_{eddy}$가 도통하며 워킹코일 적층 구조별 단위 면적당 $I_{eddy}$의 밀도 ($J_{eddy}$)의 시뮬레이션 결과는 그림 9(a) 및 (b)와 같다. DL 워킹코일의 경우 SL 워킹코일 대비 많은 $B$가 발생하지만 상대적으로 낮은 $f_{sw}$로 인해 서셉터로 충분히 침투하지 않는 것을 확인할 수 있다. 따라서 서셉터 내부에 유도되는 $J_{eddy}$는 식 12와 같이 시간에 따른 $B$의 변화량에 비례하므로 DL 워킹코일에서의 낮은 $f_{sw}$ 구동에 의해 낮은 $P_{eddy}$ 예측이 가능하다. 그림 9(c)와 (d)는 서셉터에서 줄열로 소모되는 단위 체적당 $P_{eddy}$의 밀도 ($p_{eddy}$) 시뮬레이션 결과를 나타낸다. SL 워킹코일의 경우 상대적으로 높은 $f_{sw}$ 조건에서 구동되므로 서셉터 내부에서 더 큰 $p_{eddy}$가 형성되는 것을 확인할 수 있다. 반면, DL 구조의 경우 워킹코일에서 발생하는 $B$는 증가하지만 낮은 $f_{sw}$ 조건으로 인해 서셉터 내부에 유도되는 $I_{eddy}$가 상대적으로 감소하여 $p_{eddy}$ 또한 낮게 나타난다. 이러한 특성은 동일한 $P_{in}$ 조건에서도 워킹코일 적층 구조에 따라 서셉터 내부에서 발생하는 열원의 크기가 상이할 수 있음을 의미한다. $P_{in}$의 경우 HB-SRI 내의 전력변환 손실 ($P_{INV}$), 서셉터 전력 ($P_S$) 및 워킹코일의 동손 ($P_C$)의 합으로 표현할 수 있다. 이때 전자장 해석 기반 시뮬레이션 수행 시 이상적인 전력변환 조건을 가정하므로 $P_{INV}$는 고려하지 않는다. 따라서 인가된 $P_{in}$에 대한 $P_S$의 비율인 유도 효율 ($\eta_{ind}$)의 경우 식 13을 통해 계산할 수 있다. 그림 10은 1kW $P_{in}$ 인가 시 워킹코일 적층 구조에 따른 $P_S$, $P_C$의 크기를 나타내며 $f_{sw}$에 따른 워킹코일 적층 구조별 $\eta_{ind}$는 그림 11과 같다. 앞서 설명한 바와 같이 동일 $P_{in}$ 인가 조건에서 DL의 경우 SL 대비 워킹코일에서 더 많은 양의 $B$가 발생한다. 하지만, 약 9배 낮은 수준의 $f_{sw}$ 동작으로 인해 낮은 $P_S$가 형성되는 것을 알 수 있다. 따라서 $P_S$를 제외한 전력은 $P_C$에서 소모되기 때문에 SL 구조 대비 DL 구조의 $P_C$가 상대적으로 크게 형성되는 것을 확인할 수 있다. 서셉터 내부 $P_{eddy}$를 열원으로 설정하여 열해석을 통해 워킹코일 적층 구조별 시간에 따른 서셉터의 온도 분포를 예측한다. 이를 위해 서셉터 표면에서 주변 공기로 전달되는 자연 대류 열전달 ($q_{conv-S\infty}$)과 서셉터 및 워킹코일 간의 자연 대류 열전달 ($q_{conv-SC}$), 서셉터의 복사 열전달 ($q_{rad-S}$) 효과를 고려한다^{[12- 13]}. 또한, IH 시스템은 비접촉 가열 방식이므로 서셉터와 워킹코일 사이의 열전도 효과는 고려하지 않기 때문에 열전달 방정식은 식 14와 같이 나타낼 수 있다. $q_{conv-S\infty}$ 및 $q_{conv-SC}$의 경우 대류 열전달 계수 ($h$), 서셉터의 열전달 면적 ($A_S$), 표면 온도 ($T_S$) 및 주변 온도 ($T_\infty$)를 고려할 수 있다. 또한, $q_{rad-S}$는 서셉터의 표면 방사율 ($\varepsilon_S$) 및 슈테판-볼츠만 상수 ($\sigma_{SB}$)을 이용하여 식 15와 같이 계산할 수 있다. 전자장 해석 결과를 기반으로 5분 가열 조건 과도 열응답 해석을 진행한 결과는 그림 12와 같다. 동일 1kW $P_{in}$ 인가 조건에서 5분 가열 시 SL 구조의 경우 서셉터의 평균 온도 ($T_{S,avg}$)는 약 240℃이며 DL 구조의 $T_{S,avg}$는 약 220℃이다. 서셉터의 최대 온도 ($T_{S,max}$)의 경우 SL 및 DL 구조에서 각각 약 246℃, 225℃ 수준이다. 또한, 최소 온도 ($T_{S,min}$)는 SL 조건에서 224℃, DL 조건에서 200℃이다. 이를 통해 $B$ 증가를 위한 워킹코일의 $N$ 상향 설계는 $f_{sw}$를 현저히 감소시켜 가열 속도 측면에서 불리함을 확인하였다. 또한, $N$ 증가에 따른 $R_C$ 증가와 낮은 $f_{sw}$ 구동은 $P_S$ 비율을 감소시켜 $\eta_{ind}$가 SL 워킹코일 대비 감소한다. 이를 통해 SL의 DL 대비 높은 $f_{sw}$는 서셉터에 $B$를 효과적으로 유도하여 높은 $P_{eddy}$를 형성함을 알 수 있다. 따라서, SL 워킹코일이 서셉터의 가열 속도 측면에서 유리하므로 최종 구조로 선정한다.

그림 12. 적층 구조별 가열 시뮬레이션 결과 (@5min.)

Fig. 12. Simulation results of SL/DL working coils under 5-min. heating condition

그림 13. SL/DL 워킹코일, 서셉터 및 웨이퍼 제작 결과

Fig. 13. Design results of working coils, susceptor and 12-inch class semiconductor wafer

그림 14. 워킹코일 적층 구조별 시뮬레이션 및 LCR 미터 기반 주파수에 따른 등가 파라미터 측정 결과

Fig. 14. Measurement and simulation results of $R_{eq}$ and $L_{eq}$ according to working coils

그림 15. HB-SRI 토폴로지 기반 test-bed

Fig. 15. Test-bed based on HB-SRI topology

4.1 워킹코일 및 서셉터 제작을 통한 IH test-bed 구축

3장에서 공진 네트워크 설계 및 검증과 JMAG 시뮬레이션을 기반으로 선정한 SL 워킹코일의 타당성 검증을 위해 IH 시스템 test-bed를 구축한다. 이를 위한 SL 및 DL 워킹코일과 12인치 웨이퍼와 서셉터 제작 결과는 그림 13과 같다. HIOKI 社 LM3536을 기반으로 주파수에 따른 등가 파라미터를 측정하며 JMAG 시뮬레이션을 통한 등가 파라미터 비교 결과 그림 14와 같다. 등가 파라미터 측정 결과 JMAG 기반 FEA를 통한 등가 파라미터 추출 결과와 유사함을 확인하였다. 또한, 그림 15은 1kW급 HB-SRI 토폴로지 기반 test-bed 구축 결과를 나타내며 피가열체 온도 측정의 경우 FLUKE 社의 Ti480U를 통해 진행한다.

4.2 IH 실험을 통한 워킹코일 적층 구조 선정

워킹코일 적층 구조에 따른 IH 실험 기반 서셉터 및 웨이퍼의 가열 거동 분석을 통해 SL 워킹코일의 선정 타당성을 검증한다. 이를 위해 3.2절에서 선정한 SL 워킹코일을 대상으로 PSIM 기반 공진 네트워크의 정상 동작과 JMAG 기반 등가 파라미터 추출 신뢰성 검증을 진행한다. SL 워킹코일 적용 시 실험 결과는 그림 16과 같다. 그림 16(a) 에서 확인할 수 있듯이 62kHz의 $f_{sw}$에서 1kW를 만족할 수 있으며 $I_{r,rms}$와 $I_{r,peak}$의 경우 각각 10.7$A_{rms}$, 15.2$A_{peak}$로 도통한다. 이때 5분 가열 기준 서셉터 단독 가열 조건과 서셉터-웨이퍼 동시 가열 조건의 피가열체 온도 분포는 그림 16(b) 및 (c) 와 같다. 서셉터-웨이퍼 동시 가열의 경우 열용량 증가로 인해 서셉터 단독 가열 대비 시간에 따른 상승률이 상대적으로 감소한다. 이로 인해 웨이퍼의 평균 온도 ($T_{W,avg}$)는 203℃ 수준임을 확인할 수 있다. DL 워킹코일 적용 시 실험 결과는 그림 17과 같다. SL 구조와 달리 DL의 경우 7.5kHz의 $f_{sw}$에서 1kW를 만족할 수 있다. $I_{r,rms}$ 및 $I_{r,peak}$의 경우 각각 9.3$A_{rms}$, 12.4$A_{peak}$임을 그림 17(a) 를 통해 알 수 있다. 해당 조건에서 5분 가열 기준 서셉터 단독 가열 조건과 서셉터-웨이퍼 동시 가열 조건의 피가열체 온도 분포는 그림 17(b) 및 (c) 와 같다. DL 구조의 서셉터 단독 가열의 경우 $T_{S,avg}$는 약 188℃이며 웨이퍼 위치 시 $T_{W,avg}$는 167℃로 $T_{S,avg}$ 대비 40℃ 수준의 가열 속도 차이를 보인다. 그림 16(a) 와 그림 17(b) 에서 확인할 수 있듯이 PSIM 시뮬레이션 결과와 $f_{sw}$ 및 $I_r$ 도통 특성이 유사하다. 이를 통해 JMAG 시뮬레이션을 통한 높은 등가 파라미터 추출 신뢰성 확보를 확인할 수 있다. 이와 더불어, 그림 16(b) 와 그림 17(b) 를 통해 시뮬레이션 결과와 유사한 온도 분포 경향을 확인할 수 있다.

그림 16. SL 형상의 1kW 가열 실험 결과 (@5min.)

Fig. 16. Heating results of SL under 1kW condition (@5min.)

그림 17. DL 형상의 1kW 가열 실험 결과 (@5min.)

Fig. 17. Heating results of DL under 1kW condition (@5min.)

그림 18. 시간에 따른 서셉터 온도 상승 결과

Fig. 18. Transient temperature rise of the susceptor

그림 18은 서셉터 단독 가열 조건에서 1분 단위의 온도 그래프를 나타낸다. 시뮬레이션과 실험 결과 모두 SL 구조 적용 시 DL 구조 대비 서셉터의 상대적으로 높은 온도 상승 경향을 확인할 수 있다. 시뮬레이션 대비 실험 결과의 온도가 상대적으로 낮게 형성된다. 이는 전자장-열 연성 해석 수행 시 이상적인 전력변환 조건을 가정하였으나, 실제 시스템에서는 HB-SRI에서 발생하는 $P_{INV}$가 존재한다. 따라서, 가열 실험 시 서셉터로 전달되는 $P_S$의 크기는 시뮬레이션 대비 감소하게 되어 서셉터 내부에서 발생하는 발열량이 감소하게 된다. 또한, 재료의 전기적·열적 물성이 온도에 따라 변화하며, 서셉터 가열 시 주변 공기의 유동 상태가 변화하여 $h$에 직접적인 영향을 끼친다^[6],[13]. 이를 통해 SL은 DL 대비 서셉터 및 웨이퍼의 온도 상승률 측면에서 유리함을 확인할 수 있다. 따라서, 반도체 웨이퍼 IH 시스템의 고속 가열에 적합한 워킹코일 적층 구조로서 SL 워킹코일 구조의 선정 타당성을 검증하였다.