2.1 GaN HEMT 특성 분석

고효율 LDC시스템 구현을 위해 Si-MOSFET에 비해 손실이 낮은 GaN HEMT소자의 특성을 분석하였다. D-mode GaN HEMT는 Normally-on 특성을 가지고 있으며 스위치의 게이트 신호를 인가하지 않을 경우 Turn-on이 되어 드레인으로 전류가 흐르는 소자이다. 그리고 게이트에 음전압을 인가해야 Turn-off가 되어 기존 시스템에 적용하기 어려운 단점이 존재한다. 따라서 Normally-off 특성을 가지는 GaN HEMT소자의 연구가 진행이 되었으며 표 1과 같이 크게 2가지로 분류된다.

첫 번째는 저전압 MOSFET을 활용하여 Normally-off특성을 구현하는 방식인 Cascode type이다. 이는 저전압 MOSFET과 D-mode GaN HEMT 소자를 직렬로 연결하는 구조로 저전압 MOSFET의 게이트 단자를 사용하여 소자를 Turn-on 및 Turn-off 시킨다. 따라서 기존 MOSFET용 게이트 드라이버를 적용할 수 있는 장점이 존재한다. 하지만 D-mode GaN HEMT소자의 Gate와 MOSFET의 Source가 연결되어 D-mode GaN HEMT의 Rising time 및 Falling time을 직접 컨트롤하기 어려운 단점이 존재한다.

두 번째는 AlGaN barrier 위에 p-GaN을 도핑하여 게이트를 Turn-off시켜 Normally-off 특성을 구현하는 방식이다. p-GaN type은 게이트 전압이 기존 Si-MOSFET에 비해 낮은 6V내외로 구동하기 때문에 게이트 드라이버를 별도로 설계하고 구성해야하는 단점이 존재한다. 하지만 Cascode GaN HEMT에 사용되는 저전압 MOSFET이 존재하지 않아 낮은 RDS(ON) 및 낮은 기생 커패시터 성분을 가지고 있어 스위치에서 발생하는 손실이

낮으며 높은 주파수로 스위칭이 가능한 장점을 가진다. 따라서 손실성분이 낮은 p-GaN HEMT를 통해 고효율 LDC시스템을 구현하였다.

2.2 Topology 분석

LDC는 200~800V의 고압배터리에서 10~14V의 저압배터리로 전력을 전달하는 전력변환장치로 입출력전압비가 큰 특징이 존재한다. 따라서 변압기가 포함된 토폴로지가 요구되며 또한 배터리의 SOC(State of charge)에 따라 입출력 전압이 변경되고 따라서 입출력전압의 변동 폭이 큰 단점이 존재한다. 따라서 입출력전압의 변동 폭이 크고 입출력전압비가 큰 시스템에 적합한 토폴로지를 선정해야 한다. LDC의 구성은 고효율 달성을 위해 소프트 스위칭이 가능한 SRC, LLC 및 위상천이 dc-dc컨버터가 주로 사용되며 각 토폴로지에 대한 분석을 표 2와 같이 진행하였다. 여기서 입출력전압비가 높고 부하의 가변범위가 큰 LDC의 경우 LLC와 위상천이 dc-dc컨버터가 적합한 특성을 가지고 있다. 따라서 본 논문에서는 스위치의 공진커패시터를 통해 부분공진을 하는 시스템인 위상천이 dc-dc컨버터를 사용하여 표 3과 같은 사양의 시스템을 구현하였다.

3.1 GaN HEMT 적용

2.1절에서 언급한 것과 같이 p-GaN HEMT와 Cascode GaN HEMT는 각각 다른 특성을 지닌다. 따라서 고효율 LDC설계

그림. 3. 1차측 스위치의 손실 비교

Fig. 3. Primary switch loss for each device

시 각 스위치의 비교를 통해 손실이 낮은 디바이스를 선정하여야 한다. 각 디바이스는 표 4와 같은 특성을 지니고 있으며 Infineon(社)의 Cool-MOS 시리즈인 IPL60R199CP와 RFMD(社)의 Cascode GaN HEMT인 RFJS1506Q, GaN Systems(社)의 p-GaN HEMT인 GS66506T를 비교하였다. 이때 GaN HEMT의 경우 역방향 도통 시 Si-MOSFET에 비해 높은 손실을 가지지만 다른 손실에 비해 차지하는 비중이 낮으며 따라서 500W급 LDC 구현 시 그림 3과 같이 GaN HEMT의 손실이 MOSFET에 비해 낮은 것을 알 수 있다. 또한 GaN HEMT 중 p-GaN HEMT 소자가 가장 낮은 스위치 손실을 가지는 것을 확인하였으며 따라서 p-GaN HEMT를 통해 고효율 LDC시스템을 구현하였다.

p-GaN HEMT기반의 고효율 LDC 구현을 위해서는 두 가지 사항을 고려해야 한다. 첫 번째로는 위상천이 dc-dc 컨버터의 ZVS(Zero Voltage Switching) 최적화이다. 위상천이 dc-dc 컨버터의 경우 ZVS(Zero Voltage Switching)의 동작이 이루어지는 구간은 공진인덕터의 저장에너지에 의한 Coss의 충전 및 방전이 완료된 시점부터 공진인덕터에 흐르는 0이 될 때까지의 구간이다. 따라서 이 시점에서 스위치를 Turn-on 시켜야 ZVS스위칭이 이루어진다. 하지만 GaN HEMT는 ZVS가 가능한 구간이 짧기 때문에 ZVS 시작 시점을 최적화 하는 것이 중요하다⁽¹¹⁾.

두 번째로는 PCB Track의 최소화이다. GaN HEMT의 경우 Si-MOSFET에 비해 낮은 문턱전압을 가지며 작은 기생커패시턴스로 인해 스위칭 시 발생하는 노이즈에 민감한 특징을 지닌다. 따라서 PCB Track을 최소화하여 기생 인덕턴스를 줄이고 이를 통해 안정적인 시스템 구축이 가능하다⁽¹²⁾.

3.2 Phase shedding 알고리즘 적용

LDC 시스템은 단가 및 보조전원의 효율 등을 고려하여 3모듈을 기반으로 구현하였으며 병렬제어 방법 중 가장 간단한 마스터-슬레이브 제어방식을 적용하였다. 마스터 모듈은 출력전압 제어를 수행하며 슬레이브 모듈은 전류제어를 수행한다. 시스템 사양에 따라 마스터 모듈의 전압지령은 14V로 설정하

그림. 4. 이론적인 분석에 따른 손실곡선

Fig. 4. Loss curve with theoretical analysis

그림. 5. Phase shedding 알고리즘 구성도

Fig. 5. Phase shedding control strategy

였고 빠른 응답특성을 위해 전압 및 전류 제어기를 사용하는 듀얼루프로 구성하였다. 마스터 모듈은 전압제어기를 통해 전류지령을 생성하고 이를 전류제어기를 통해 Phase-shift 컨트롤러로 전달되어 최종 PWM이 생성된다. 슬레이브 모듈은 마스터 모듈에서 생성된 전류지령을 통해 출력전류를 제어한다. 따라서 마스터 모듈과 슬레이브 모듈은 모두 동일한 부하를 담당하게 된다.

경,중부하 향상을 위한 Phase shedding 알고리즘을 적용하기 위해서는 모듈의 상수에 따른 손실을 이론적으로 도출하고 동작 모드를 구분한다. 모듈의 상수에 따른 손실은 인덕터, 변압기 및 스위치를 고려하여 그림 4와 같이 분석하였고 손실이 교차하는 지점인 480W, 840W에서 모드를 구분하여 그림 5와 같은 제어알고리즘을 적용하였다.

모드 1은 0W ~ 480W의 구간으로 1개의 모듈 동작 시 손실이 가장 낮은 구간이다. 마스터 모듈인 #1 모듈은 출력전압제어를 수행하게 되고 나머지 2개 슬레이브 모듈은 스위칭 동작을 하지 않는 구간이다. 따라서 슬레이브 모듈인 #2번과 #3번 모듈은 입력에서 출력으로 전력전달을 수행하지 않고 마스터

그림. 6. 동기정류 기법이 적용된 위상천이 dc-dc 컨버터

Fig. 6. PSFB converter with synchronous rectification

모듈인 #1번 모듈이 전체 부하를 담당하는 구간이다.

모드 2는 480W ~ 840W의 구간으로 2개의 모듈 동작 시 손실이 가장 낮은 구간이다. 따라서 마스터 모듈인 #1 모듈과 슬레이브 모듈 중 #2번 모듈이 전체 부하를 담당하는 구간이다. #1번 모듈은 전압제어를 수행하게 되고 이때 전압제어기 출력인 전류지령을 #2번 모듈에 전달을 하여 전류제어를 수행하게 된다. 이때 남은 슬레이브 모듈인 #3번 모듈은 입력에서 출력으로 전력전달을 수행하지 않는 구간이다.

모드 3은 840W ~ 1500W의 구간으로 3개의 모듈 동작 시 손실이 가장 낮은 구간이다. 따라서 마스터 모듈인 #1번 모듈과 슬레이브 모듈인 #2번, #3번 모듈 모두 부하를 담당하는 구간이다. 이때 마스터 모듈인 #1번은 전압제어를 수행하게 되고 이때 전압제어기의 출력인 전류지령을 #2번과 #3번 모듈에 전달을 하여 전류제어를 수행하게 된다. 따라서 이 경우 모든 모듈이 각각 1/3의 부하분담을 통해 전력전달이 이루어지며 이 경우 기존 병렬제어를 통한 효율과 동일한 효율을 가지게 된다.

3.3 GaN HEMT기반 동기정류 기법 적용

동기정류 기법은 변압기 2차측에 사용되는 정류 다이오드를 스위치로 대체하고 전류가 흐르는 구간 동안 게이트 신호를 인가하여 스위치를 Turn-on시키는 제어방식이다. 이 경우 다이오드에서 발생하는 도통손실을 크게 감소시킬수 있어 전부하 영역에서 효율향상이 가능한 장점이 존재한다. 그림 6는 GaN HEMT기반의 동기 정류 스위치가 적용된 위상천이 dc-dc컨버터의 회로도 및 센싱 신호를 나타내며 듀얼루프 제어시스템 구현을 위해 출력전압 및 출력전류 정보를 센싱하게 된다. 또한 그림 6와 같이 2차측 동기 정류 스위치는 회로 구성을 간소화하기 위해 소스 단을 공통으로 하여 추가적인 절연전원 없이 스위치의 구동이 가능하도록 설계하였다.

기존 정류기와 동기정류 기법이 적용된 정류회로의 효율 비교를 위해 쇼트키 다이오드인 STPS61L60C, Si-MOSFET인 BSB028N06NN3 및 p-GaN HEMT인 EPC2020의 도통손실을 비교해 본 결과 그림 7와 같이 도출되고 500W에서 약 9W의 손실차이를 보인다. 따라서 LDC의 고효율 달성을 위해 도통손실이 가장 낮은 EPC2020을 적용한 2차측 동기정류 회로를 설계하였다.

동기 정류를 위한 시그널 타이밍 차트는 그림 8과 같고 스위치의

그림. 7. 2차측 정류디바이스의 도통손실 비교

Fig. 7. Secondary side conduction loss of rectification device

그림. 8. 동기정류 기법 타이밍 차트

Fig. 8. Synchronous rectification timing chart

Turn-on시점은 환류구간에서의 도통손실을 줄이기 위해 스위치에 전압이 인가되는 시점을 제외하고 모두 Turn-on신호를 인가한다. 이상적인 경우 동기 정류 스위치에 인가해야 하는 신호는 그림 8의 PWM_3A 및 3B와 같고 이는 Lagging leg와 Leading leg의 위상차에 의해 결정된다.

위상 천이 dc-dc컨버터는 1차 측 전류의 전환 시에 듀티 손실이 존재하며 이 시간은 1차측 출력전압 VPole이 공진 인덕터에 모두 인가되면 가정한다면 2차측 권선 전류는 유효듀티 구간과 무효듀티 구간으로 나누어 식(1)과 같이 도출된다.

여기서 IS.rms는 2차측 권선전류의 실효값, IS.rms1은 유효듀티

그림. 9. 출력전력에 따른 듀티손실 시간

Fig. 9. Duty loss time according to output power

구간의 2차측 권선전류 실효값, IS.rms2는 무효듀티구간의 2차측 권선전류 실효값, Deff는 유효듀티구간, ILO.max는 출력인덕터의 최대전류, ILO.min은 출력인덕터의 최소전류이다. 또한 변압기의 1차측 변압기의 최대 자화전류는 식(2)와 같이 도출되며 1차측 폴전압이 공진인덕터에 모두 걸린다고 가정하면 식(1)과 2를 통해 손실이 일어나는 구간을 식(3)과 같이 근사화 할 수 있다.

여기서 IM.max는 자화전류의 최대값, Lm은 자화인덕턴스, LR은 공진인덕턴스, Ip.min은 1차측 전류의 최소값, Ip.max2는무효듀티구간의 1차측 전류 최대값을 나타낸다. 즉 1차측 전류가 부하에 따라 증가하고 공진인덕터는 일정한 값을 가지기 때문에 무효듀티 시간인 tloss는 부하에 따라 증가하게 되고 일정한 변동 폭을 가진다. 2차측 동기정류 스위치인 EPC2020의 경우 역방향 도통 시 발생하는 역도통 전압강하 성분(VSD)이 2V내외로 고효율 LDC 구현을 위해서는 동기정류 스위치의 무효듀티 시간을 최대한 줄이는 것이 효율을 증가 시킬 수 있는 방법이다. 그러므로 고효율 LDC 구현을 위해 무효듀티 구간인 tloss를 그림 9와 같이 도출하고 이를 시스템에 적용하였다.