박상해
(Sanghae Park)
1iD
차한주
(Hanju Cha)
†iD
-
(Dept. of Electrical Engineering, Chungnam National University, Korea.)
Copyright © The Korean Institute of Electrical Engineers(KIEE)
Key words
CE(Conducted Emission), EMI(Electromagnetic Interference), High-frequenccy circuit model, Parasitic impedance, Q3D Extractor, Single-phase inverter
1. 서 론
최근 신재생 에너지 정책 확대로 태양광 발전, 에너지저장장치(ESS, Energy Storage System) 및 전기자동차(EV, Electric
Vehicle) 등의 국내 보급 확대와 이러한 다양한 친환경 장치들이 전력 계통에 진입하며 영향을 미칠 것으로 예상된다. 특히, 인버터 및 컨버터
등에 활용되는 IGBT (Insulated-Gate Bipolar Transistor)와 같은 전력 반도체 소자는 더 높은 스위칭 주파수로 구동되며
발생한 전자파 노이즈가 주변 장치에 영향을 미칠 수 있다(1,2). 전자파 노이즈는 주변 전기/전자 장비에 영향을 미쳐 손상 및 오작동을 일으킬 수 있으며, 이러한 오작동으로 의도하지 않은 시스템 손실을 일으키기도
한다(3,4). 외부에 미치는 영향을 규제하고자 최근 몇 년간 전자파 적합성(EMC, Electromagnetic Compatibility)은 점점 더 중요해지고
있으며 EMC에 관한 규정이 더욱 엄격해지고 있다(3,5). 설계 단계에서 전자파 노이즈 예측 모델링 및 효율적인 노이즈 관리에 대한 필요성이 증가하고 있다(6-10).
기존 연구에서는 노말 모드만을 예측하거나 (11), 공통 모드만을 예측하는 방법을 제안하였다(12). 노말 모드 및 공통 모드를 같이 예측하지만 분석할 때는 각각을 따로 분석을 진행하였다(13). 실제 제품의 EMI 측정 때에는 각각의 노말 및 공통 모드를 분리하지 않고 LISN(Line Impedance Stabilization Network)을
활용해서 통합된 노이즈가 측정됨으로, 통합된 노이즈를 분석하는 방법도 필요하다. 또한 기존 연구에서는 대부분 인버터 출력단과 계통 사이의 노이즈 및
전력 품질에 관한 연구이거나 (14), 필터에 대한 영향성을 보는 연구이다(15). 이처럼 단상 인버터의 입력단 전원, 즉 DC 배터리 입력단의 노이즈를 분석하는 연구가 부족한 상황이다.
배터리 에너지 저장 시스템이 급격히 증가하면서 이 전원의 관리를 위해 전자제품이 많이 사용되고 있고, 이러한 전자제품의 노이즈에 대한 대책도 요구되고
있습니다. 예를 들어, 배터리를 입력 전원으로 사용하는 단상 인버터의 경우, 입력 전원에 전달되는 노이즈로 인해 배터리 관리 시스템이 오작동하면 사고로
이어질 가능성이 있다. 따라서 본 논문에서는 입력 전원으로 전달되는 노이즈를 분석하는 것을 목적으로 한다.
배터리 에너지 저장 시스템에서 단상 인버터의 입력 전원은 배터리에 연결되고, 출력은 그리드에 연결하여 유료 전력 및 무효전력 보상 제어를 제공한다.
입력 전원의 전력 변환을 위해서는 스위칭이 필요하며 이때 발생하는 스위칭 노이즈는 단상 인버터의 입력과 출력으로 전달된다. 이 스위칭 노이즈는 입력
및 출력 부하에 영향을 미쳐 입력에 병렬로 연결된 다른 전자제품에 영향을 미치거나 전원 공급 장치 성능 저하를 유발한다.
입력 전원이 전자제품의 일종인 배터리 관리 시스템(BMS, Battery Management System)인 경우, 인버터의 IGBT 스위칭으로 인해
국제 표준을 초과하는 고주파가 BMS에 전달될 때 문제가 발생할 수 있다. 이는 일반적으로 BMS가 산업별 전자파 적합성 국제 규격(예: CISPR16,
CISPR25 등)의 한계를 고려하여 제작되기 때문이다. 따라서 단상 인버터 스위칭 과정에서 발생하는 노이즈가 국제 표준을 충족하는지 분석할 필요가
있다. 노이즈 분석이 가능하다면 설계 단계에서 적합한 필터를 적용하여 BMS가 적용된 배터리 등 직류 전원의 안정적인 운용이 가능하다. 개발 초기에는
저비용으로 적용할 수 있는 대책이 많으며, 양산에 가까워질수록 고비용이 발생하며 적용할 수 있는 대책이 제한적이다. 따라서, 본 논문에서는 단상 인버터의
입력 전원단에 전달되는 전도 노이즈를 회로설계 단계에서 정확하게 분석하는 방법을 제안한다. 제안한 노이즈 분석 방법을 바탕으로 개발 초기에 적절한
대책을 세우는 방법에 활용하고자 한다. 노이즈의 전파경로를 분석한 후 해당 기생 임피던스 성분을 이용하여 인버터 회로 구성에 추가하여 모델하고, 정확한
노이즈 분석을 위해 각 기생 임피던스 성분을 150kHz ~ 30MHz 범위에서 측정하여 고주파 상세 회로 모델을 완성한다. 또한 고주파 상세 회로
모델로부터 스위칭 제어과정을 노이즈 소스 모델에 반영하여 시뮬레이션 시간을 줄인 고주파 등가 회로를 모델하고, 제안한 고주파 상세 회로 및 고주파
증가 회로의 타당성은 별도의 테스트 벤치를 구성하여 실험 결과와 비교하여 검증한다.
2. 단상 인버터의 입력단 노이즈
그림 1은 계통 연계형 단상 인버터의 기본 회로이며, 단상 인버터의 기본 구조는 배터리로 구성된 전원 입력단, IGBT나 MOSFET과 같은 전력용 반도체
스위치, DC 링크 커패시터, LCL 출력 필터로 구성된다. 이러한 기본적인 형태의 단상 인버터 구조로는 회로 내에 존재하는 노이즈 성분을 분석하는
데 어려움이 있다. PWM을 발생시키는 스위칭 소자가 온오프 상태를 반복할 때마다 각 스위칭 소자의 기생 커패시터와 주변 기생 R-L 성분과의 공진
현상을 발생시킨다. 이런 경우에 기생 임피던스를 포함하지 않는 회로에서는 공진 현상을 나타내지 못하여 노이즈 분석을 정확하게 할 수 없다.
그림. 1. 계통 연계형 단상 인버터
Fig. 1. Grid-connected single phase inverter
EMC는 전자 장치가 다른 기기에 영향을 주지 않고, 전자파 환경에서 정상적으로 동작하고 다른 장치에 전자파 영향을 주지 않는 것을 의미한다. EMC는
그림 2와 같이 구분될 수 있다. EMS는 전자파 방해에 대한 내성을 보유하고 있는지에 대한 규제이며, 주로 국제표준화기구 (ISO, International
Standards Organization)에서 관리하고 있다
(3). EMI는 전자파 방사 및 방출에 대한 규제이자, EMC 관점에서는 EMI를 방출하지 않거나 최소한으로 관리하는 것을 요구하고 있으며, 이에 대한
관리는 국제무선 장해 특별위원회 (CISPR, Comite International Special des Perturbations Radioelectriques)에서
관리하고 있다. 본 논문에서는 전도 노이즈에 대해서만 나타낸다.
그림. 2. EMC 분류
Fig. 2. EMC classification
단상 인버터로부터 전원 입력단으로 방출되는 전자파 전도성 노이즈 측정은 CISPR 25의 규정을 따라 측정한다. 단상 인버터의 입력 전원단으로 전달되는
노이즈 측정을 위한 LISN (Line Impedance Stabilization Network)과 측정 장치인 스펙트럼 분석기를 연결한다. DUT
(Device Under Test)와 전원 공급 장치 사이에 LISN을 연결한 후, 스펙트럼 분석기에서 LISN을 통과한 DUT에서 발생하는 노이즈를
측정한다. 이러한 노이즈 측정을 위한 LISN과 스펙트럼 분석기의 연결 모식도는
그림 3에 나타낸다.
그림 4는 CISPR 규격 내 전도 노이즈 측정에 관한 예시이다. 접지판위에 5cm 두께의 절연 물질을 놓고, 그 위에 측정 대상 제품을 배치한다. 제품
입력 전원단의 양극과 음극 라인에 각각 LISN으로 연결하고, 제품 케이스를 접지판에 연결한다. LISN의 측정 단자에 케이블을 연결하여 스펙트럼
분석기에서 노이즈를 측정하고, 다른 전원 라인의 LISN에는 50Ω을 연결한다.
그림. 3. 전도 노이즈 측정을 위한 LISN과 스펙트럼 분석기 연결
Fig. 3. LISN to Spectrum analyzer connection for conducted noise measurements
그림. 4. CISPR 규격 내 측정 방법 예시
Fig. 4. Example of measurement method in the CISPR Standard
또한 전도성 전자파 노이즈 측정 시에 전원과 DUT 사이에 추가되어있는 LISN은 2가지 기능을 수행한다. 첫째는 측정하고자 하는 주파수 범위의 스펙트럼
분석기에 측정 포트를 제공한다. 둘째는 전원 노이즈를 필터링하여 DUT에서 발생하는 노이즈만 측정한다. 입력단의 전도 노이즈 전압은 모두 LISN의
측정 포토에 연결된 스펙트럼 분석기로 측정된다. 따라서 LISN이 DC 입력 단자에 전도 노이즈 전압 측정을 위해 추가되었으며,
그림 5 LISN의 등가 회로는 CISPR 25 규격에 따라 150kHz ~ 30MHz 범위에서 측정하고자 하는 노이즈 전압의 주파수 대역을 측정하게 설계되었다.
그림. 5. LISN의 등가 회로
Fig. 5. Equivalent circuit of LISN
3. 단상 인버터의 고주파 회로 모델
입력단의 전도 노이즈를 분석하려면 DC 버스바, DC 링크 커패시터, IGBT 및 IGBT와 방열판 사이의 부유 커패시터와 같은 기생 임피던스의 고려가
필요하다. 이러한 고려가 없다면, 공진 현상을 나타낼 수 없기 때문이다. 이러한 기생 임피던스를 반영한 모델을 그림 6에 나타내었다.
그림. 6. 단상 인버터의 기생 임피던스 성분
Fig. 6. Parasitic impedance component of single-phase inverter
그림 6의 고주파 등가 모델은 스위칭 노이즈로 인해 발생하는 전도 노이즈를 추출할 수 있다. 고주파 등가 모델이란 전도 노이즈 전파경로에 해당하는 기생 임피던스
성분이 모두 포함된 형태의 등가 회로를 말한다. 이러한 등가 모델이 필요한 이유는 주변 기생 임피던스 성분까지 고려하지 않으면, 노이즈 전압의 분석이
정확하지 않기 때문이다. 단상 인버터에서 시스템 제어를 위하여 사용되는 PWM 신호는 이상적이면 완전 사각 형태의 구형파가 출력되지만, 회로 구성에
따라서 PWM 작동 시에 과도 상태에서 고주파 노이즈가 포함된다. 고주파 노이즈가 생기는 이유는 PCB나 선로에 존재하는 기생 인덕턴스는 IGBT의
기생 커패시터와 PWM 온오프시 생기는 공진 현상 때문이다. 즉, 스위칭 소자 주위의 기생 임피던스 성분은 노이즈 전압에 큰 영향을 준다. 이러한
이유로 정확한 노이즈 전압을 분석하기 위해서는 주변 기생 임피던스 성분까지 고려한 형태의 회로 모델이 필요하다.
3.1 고주파 상세 회로 모델
그림. 7. 전도 노이즈 분석을 위한 단상 인버터의 고주파 상세 회로
Fig. 7. High frequency detailed circuit of single-phase inverter for conducted noise
analysis
전도 노이즈를 분석하기 위해
그림 7과 같이 IGBT의 기생 출력 커패시터, 인덕턴스, 저항, DC 링크 커패시터, DC 버스바 및 PCB 패턴과 같은 다른 상호 연결 구성의 기생 임피던스를
반영하여 전도 노이즈 분석을 위한 고주파 상세 회로를 나타낸다. CISPR 25의 값을 LISN의 등가 회로에 사용하고, IGBT, PCB, DC
버스바 및 기타 기생 임피던스를 반영한다. PWM 시 스위칭 과도 상태에 영향을 미치는 IGBT의 출력 커패시터도 반영한다. DC 링크 커패시터는
내부 직렬 저항과 인덕턴스를 추가하고, DC bus plate 및 PCB의 임피던스는 저항과 인덕턴스로 구성한다. IGBT의 기생 성분은 출력 커패시터
및 인덕턴스로 구성한다. CISPR 25 규격에 따라 150kHz ~ 30MHz 대역의 노이즈 전압을 측정하기 위해 LISN 등가 회로를 단상 인버터의
입력단에 추가한다. 추가된 LISN 등가 회로의 50Ω에 인가되는 노이즈 전압이 스펙트럼 분석기를 통해 측정되는 전압이다.
3.2 고주파 등가 회로 모델
그림. 8. 전도 노이즈 분석을 위한 단상 인버터의 고주파 등가 회로
Fig. 8. High frequency equivalent circuit of single-phase inverter for conducted noise
analysis
그림 7의 고주파 상세 회로는 고려해야 할 임피던스 매개변수들이 다양하다. 시뮬레이션의 용이성을 위해서 상세 회로의 간략화가 필요로 한다. 고주파 등가 회로에서
DC 입력 전압 및 출력 LCL 필터와 같은 고주파 분석에서 불필요한 매개변수를 생략한다. 각 기생 임피던스, IGBT 및 히트 싱크 사이의 부유
커패시터는 전도 노이즈의 주요 경로이기 때문에 유지하였다. 각 레그의 IGBT는 SPWM (Sinusoidal PWM) 방법을 적용한 제어 대신에,
사다리꼴 모양의 노이즈 전압 소스 와 , 노이즈 전류 소스 와 으로 대체하여 모델을 진행한다.
출력 LCL 필터는 150kHz ~ 30MHz의 주파수 범위에서 임피던스가 높아서 노이즈 분석 과정에서 생략할 수 있다. 표 1과 같이 150kHz ~ 30MHz 범위에서 의 임피던스값은 스위칭 레그의 기생 임피던스에 비해 큰 것을 확인할 수 있어서, 본 논문에서 분석하고자
하는 주파수 범위인 150kHz ~ 30MHz에서 출력 LCL 필터는 생략 가능하다.
기생 임피던스를 반영한 시스템 레벨의 고주파 등가 회로는 그림 8에 나타낸다. 측정 및 분석하고자 하는 노이즈 범위는 150kHz ~ 30MHz의 고주파 영역이다. 그래서 DC 입력 전원 및 출력 필터는 생략 가능하다.
또한 LISN에서 커패시터의 임피던스도 고주파 영역에서 50Ω과 5uH 대비 값이 작으므로 생략한다.
표 1. 주파수에 따른 임피던스 계산
Table 1. Calculate impedance as frequency
|
Frequency (kHz)
|
L0 of LCL (uH)
|
Impedance of L (Ω)
|
|
150
|
600
|
565
|
|
1000
|
600
|
3769
|
|
10000
|
600
|
37699
|
|
30000
|
600
|
113097
|
3.3 기생 임피던스 측정
그림. 9. 전도 노이즈 경로 내 측정하고자 하는 임피던스 구분
Fig. 9. Impedance classification to be measured in the conducted noise path
본 논문에서 구성하는 고주파 등가 회로 모델에 필요한 기생 임피던스값은 DC 링크 커패시터, DC 버스바, PCB, IGBT 그리고 IGBT와 히트
싱크 사이의 기생 커패시터이다.
그림 9
에 전도 노이즈 경로 내 측정하고자 하는 임피던스를 구분해놓았다. 이러한 임피던스를 고려해서 각 부분의 고주파 등가 회로 모델을 다 반영한 시스템
레벨의 고주파 등가 회로 모델을
그림 11에 나타낸다.
기생 임피던스값은 임피던스의 종류, 특징, 측정값 및 측정 주파수 범위에 따라 네트워크 분석기 측정 방식과 Q3D Extractor 방식으로 나누어
측정하였다. 측정한 임피던스값은 DC 링크 커패시터, DC 버스바, PCB, IGBT이다. 측정 주파수 범위는 150kHz ~ 30MHz이다. DC
링크 커패시터와 IGBT는 네트워크 분석기를 적용하였고 PCB 및 DC 버스바는 Q3D Extractor를 적용한다. 이러한 방법을 이용해서 측정된
기생 임피던스 매개변수는 표 2에 나타낸다.
단상 인버터 구현을 위한 시뮬레이션 및 실험에 사용된 시스템 파라미터는 표 3에 나타낸다. DC 입력 전압, 스위칭 주파수, 출력 주파수, 입력 전류 및 출력 전류 등이다.
표 2. 기생 임피던스의 매개변수
Table 2. Parameters of parasitic impedance
|
임피던스
|
매개변수
|
|
DC 링크 커패시터
|
RDC
|
160mΩ
|
|
LDC
|
22nH
|
|
CDC
|
0.77mF
|
|
DC 버스바
|
RDC+
|
2mΩ
|
|
LDC+
|
22nH
|
|
RDC-
|
3mΩ
|
|
LDC-
|
21nH
|
|
PCB의 레그 A
|
RPCB_P1
|
13mΩ
|
|
RPCB_N1
|
9mΩ
|
|
LPCB_P1
|
26nH
|
|
LPCB__N1
|
25nH
|
|
PCB의 레그 B
|
RPCB_P2
|
6mΩ
|
|
RPCB_N2
|
7mΩ
|
|
LPCB_P2
|
20nH
|
|
LPCB_N2
|
20nH
|
|
IGBT
|
Coes
|
1.6nF
|
|
LIGBT_P1_1+
LIGBT_P1_2
|
12nH
|
|
LIGBT_N1_1+
LIGBT_N1_2
|
12nH
|
|
LIGBT_P2_1+
LIGBT_P2_2
|
12nH
|
|
LIGBT_N2_1+
LIGBT_N2_2
|
12nH
|
표 3. 시뮬레이션 모델의 시스템 변수
Table 3. System parameters of simulation model
|
시스템 변수
|
|
DC 입력 전원
|
300V
|
|
스위칭 주파수
|
10.2kHz
|
|
출력 주파수
|
60Hz
|
|
출력 필터의 인덕턴스
|
600uH
|
|
출력 필터의 커패시터
|
15uF
|
|
입력 전류
|
3.3A(rms)
|
|
출력 전류
|
12.5A(rms)
|
4. 시뮬레이션 및 실험 결과
4.1 고주파 상세 회로 모델의 시뮬레이션
그림 10에 전도 노이즈 전압을 측정하기 위한 단상 인버터의 고주파 상세 회로의 PSIM 회로도이다. 그림 7
의 노이즈 분석을 위한 단상 인버터의 고주파 상세 회로의 내용을 바탕으로 시뮬레이션 한 것이다. 네트워크 분석기와 Q3D의 각 기생성분 임피던스 매개변수를
활용하여 시뮬레이션 모델을 구현하였다. 제시한 회로와 마찬가지로 LISN의 회로 파라미터값을 사용하였다.
그림. 10. 전도 노이즈 전압을 측정하기 위한 단상 인버터의 고주파 상세 회로 시뮬레이션 모델
Fig. 10. High-frequency detailed circuit simulation model of a single-phase inverter
for measuring conducted noise voltage
4.2 고주파 등가 회로 모델의 시뮬레이션
그림. 11. 전도 노이즈 전압을 측정하기 위한 단상 인버터의 고주파 등가 회로 시뮬레이션 모델
Fig. 11. High-frequency equivalent circuit simulation model of a single-phase inverter
for measuring conducted noise voltage
그림 11은 전도 노이즈 전압을 측정하기 위한 단상 인버터의 등가 회로 시뮬레이션 모델을 표현한다.
그림 8의 고주파 등가 회로 모델에서 전도 노이즈 분석을 위해 시뮬레이션한다.
그림 10에서 DC 입력 전압 및 출력 LCL 필터와 같은 고주파에서 불필요한 임피던스는 생략하고, 각 기생 임피던스, IGBT와 히트 싱크 사이의 기생 커패시터는
노이즈의 주요 경로이기 때문에 생략하지 않는다. 각 레그의 IGBT는 시뮬레이션 시간 단축을 위해 SPWM 제어 방법 대신에, 사다리꼴 모양의 노이즈
전압원 와 , 노이즈 전류원 와 로 대체하여 시뮬레이션한다.
시뮬레이션에 단상 인버터를 그대로 모사하면 전력 변환 제어과정이 추가되며, 이 부분이 시간이 걸리고 부하가 될 수 있다. 그래서 이 전력 변환 제어에
따른 PWM의 듀티 변화를 반영하여 노이즈 전압 , 와 노이즈 전류 모델 와 로 대체하였다. 노이즈 전압 소스 와 는 PWM과 DC 전압을 곱하여
모델을 하며, 이는 그림 12(a)에 나타낸다. SPWM 제어 방법에 따라 PWM은 삼각파와 전압 변조율을 비교하여 만들며, 와 의 PWM에는 180° 위상차를 유지한다. DC 전원의
크기는 DC 입력 전원 를 적용하여 PWM과 두 값의 곱으로 등가 모델을 구성하였다. 노이즈 전류 소스 와 는 PWM과 기본파 전류를 곱하여 모델을
하며, 이는 그림 12(b)에 나타낸다. 노이즈 전압 소스와 같게 PWM을 만들며, 와 의 PWM에는 180° 위상차를 유지한다. 전류의 크기는 출력 전류의 크기를 적용하여
PWM과 두 값의 곱으로 등가 모델을 구성한다. 그 결과로 과 은 전력 변환 제어과정 없이 그림 13와 같은 파형의 소스로 모델링할 수 있다.
전력 변환 PWM 제어 로직과 IGBT 대신 노이즈 소스로 교체하기 때문에, 전력 변환 PWM 제어 계산 과정이 빠져서 시뮬레이션 시에 연산 부하를
단축하게 할 수 있다. 그 결과 그림 10
의 고주파 상세 회로 시뮬레이션은 약 9분 내외로 소모가 되지만, 그림 11의 고주파 등가 회로의 시뮬레이션은 약 1분 내외로 감소한다.
그림. 12. 고주파 등가 회로 시뮬레이션의 노이즈 전압원과 전류원 모델 (a) 노이즈 전압 소스 $V_{n A}$의 모델 (b) 노이즈 전류 소스
$I_{dm A}$의 모델
Fig. 12. Noise voltage source and current source model of high-frequency equivalent
circuit simulation (a) Model of noise voltage source $V_{n A}$ (b) Model of noise
current source $I_{dm A}$
그림. 13. 단상 인버터의 고주파 등가 회로에서의 $V_{n A}$과 $I_{dm A}$
Fig. 13. $V_{n A}$ and $I_{dm A}$ in high-frequency equivalent circuit of a single-phase
inverter
4.3 인버터 노이즈 측정 실험
제안한 고주파 회로를 이용한 전도 노이즈 전압 성분의 타당성을 검증하기 위해 단상 인버터 실험 장치를 구성한다. 이 실험 장치는 그림 14에 나타내며, 표 4는 단상 인버터의 노이즈 측정 실험에서 사용한 장비 사양으로 전원 공급기, 전력 분배기, 스펙트럼 분석기, LISN 및 과도 제한기 등이다. 이 장비를
활용하여 단상 인버터의 노이즈 측정을 위한 실험 장치를 구성한다. DC 전원 입력단의 플러스 및 마이너스 라인에 각각의 LISN을 연결하고, 단상
인버터의 출력은 계통 전원에 연결한다. 두 LISN에 측정된 노이즈 전압은 전도 노이즈 전압을 동시에 측정하고, 예상치 못한 큰 노이즈일 경우를 대비해
스펙트럼 분석기를 보호하기 위해서 과도 제한기를 연결하여 측정 장비인 스펙트럼 분석기를 보호한다. 측정된 전도 노이즈 전압을 제안한 고주파 상세 회로
및 등가 회로 시뮬레이션 결과와 비교하여 검증한다.
표 4. 실험 장비 사양
Table 4. Specifications for experiment equipment
|
장비
|
제조사
|
모델
|
|
전원 공급기
|
Delta Elektronika
|
SM300-5
|
|
전력 분배기
|
Mini-circuits
|
ZSC-2-1+
|
|
스펙트럼 분석기
|
Keysight
|
N9000B
|
|
LISN
|
Schwarzbeck
|
NNHV 8123
|
|
과도 제한기
|
EMCIS
|
TL-B0930B
|
그림. 14. 단상 인버터의 노이즈 측정을 위한 실험 장치
Fig. 14. Experimental device for noise measurement of single-phase inverter
4.4 시뮬레이션 및 실험 결과 비교 분석
단상 인버터의 전도 노이즈 전압을 고주파 상세 회로 시뮬레이션, 고주파 등가 회로의 시뮬레이션으로 분석하고, 실험 결과와 비교하여 타당성을 검증한다.
비교하는 기준은 공진 주파수와 크기로 정한다. 공진 주파수가 국제 규격을 넘는 주요 포인트가 될 수 있으며, 공진 주파수의 정보를 바탕으로 적합한
노이즈 대책을 세울 수 있기 때문이다. 노이즈 필터를 설계할 때 모든 주파수에 같은 감쇄 효과를 볼 수가 없다. 특정 주파수에 감쇄 효과를 가져올
수 있으므로, 공진 주파수 범위 및 감쇄의 크기를 알게 된다면은 효율적인 필터 설계가 가능하다. 또한 커패시터를 추가하여 노이즈의 경로를 변경하는
것도 가능한데, 이 역시 공진 주파수 정보가 있어야 적정한 커패시터 선정이 가능하다. 이처럼 공진 주파수 정보는 노이즈 방지 대책에서 꼭 필요한 정보이다.
그림 15는 그림 10
의 고주파 상세 회로의 시뮬레이션 결과이다. 그림 16은 그림 11의 고주파 등가 회로의 시뮬레이션 결과이다. 각 시뮬레이션의 결과는 150kHz ~ 30MHz의 범위에서 분석을 진행하였다. 그림 17은 150kHz ~ 30MHz의 주파수 범위에서 전도 노이즈 전압 스펙트럼 결과를 보여준다. 시뮬레이션 결과와 실험 결과를 비교하기 위해 전도 노이즈
전압의 공진점을 비교하여 노이즈 분석 방법의 타당성을 검증한다. 그 결과 고주파 상세 회로의 시뮬레이션 공진점은 7.39MHz에서 92.5dBuV,
고주파 등가 회로에서 시뮬레이션 공진점은 7.23MHz에서 96.36dBuV, 실제 단상 인버터 노이즈 측정 시험 결과는 7.33MHz에서 95.76dBuV이다.
이들의 공진점 주파수 및 크기는 5% 이내 오차 범위 안에서 일치함을 확인할 수 있다. 이에 본 논문에서 제안한 시뮬레이션 모델의 타당성이 검증된다.
그림. 15. 고주파 상세 회로의 시뮬레이션 결과
Fig. 15. Simulation result of high-frequency detailed circuit
그림. 16. 고주파 등가 회로의 시뮬레이션 결과
Fig. 16. Simulation result of high-frequency equivalent circuit
그림. 17. 단상 인버터의 노이즈 측정 결과
Fig. 17. Noise measurement result of single-phase inverter
그림. 18. 부하별 고주파 등가 회로의 시뮬레이션 결과 (a) 80%부하 (b) 60%부하 (c) 40%부하
Fig. 18. Simulation result of high-frequency equivalent circuit by load (a) 80% load
(b) 60% load (c) 40% load
그림. 19. 부하별 단상 인버터의 노이즈 측정 결과 (a) 80%부하 (b) 60%부하 (c) 40%부하
Fig. 19. Noise measurement result of single-phase inverter by load (a) 80% load (b)
60% load (c) 40% load
추가로, 위에서 제시된 파라미터에 대해 부하 조건을 80%, 60%, 40% 변화시키면서, 시뮬레이션과 실험 결과를 비교하여 검증하였다.
그림 18은 등가 회로에서 80%일 때 7.23MHz에서 94.43dBuV, 60%일 때 7.24MHz에서 91.99dBuV, 40%일 때 7.24MHz에서
89.0dBuV이다.
그림 19는 실험 결과에서 80%일때 7.29MHz에서 94.87dBuV, 60%일 때 7.35MHz에서 93.24dBuV, 40%일 때 7.35MHz에서
92.12dBuV이다. 위와 같이, 실험 결과와 유사하게 시뮬레이션 결과가 변화하였다.
5. 결 론
본 논문에서는 단상 인버터의 전력 변환시 IGBT 스위칭에 의해 발생하여 입력 전원단으로 전달되는 노이즈를 분석하는 방법을 제안하였다. 단상 인버터의
고주파 회로 모델을 바탕으로 노이즈 전압을 분석하는 방법을 제안하였다. 150kHz ~ 30MHz의 주파수 범위에서 네트워크 분석기와 Q3D를 이용하여
기생 임피던스를 추출하고 측정값을 적용하여 고주파 상세 회로를 모델링 하였다. 단상 인버터는 2개의 스위칭 레그가 있으며, 출력 전압으로 변환하는
스위칭 제어 과정으로 인해 시뮬레이션 시간이 오래 걸린다. 이 시뮬레이션 수행 시간을 줄이기 위해 스위칭 제어 대신 등가화한 노이즈 소스로 대체한
고주파 등가 회로를 제안하였다. 완성된 고주파 등가 회로의 시뮬레이션 결과와 실제 단상 인버터의 노이즈 결과를 비교하여 타당성을 확인하였다. 그 결과
고주파 상세 회로의 공진점은 7.39MHz에서 91.35dBuV, 고주파 등가 회로의 공진점은 7.23MHz에서 96.36dBuV, 실제 실험으로
측정한 공진점은 7.33MHz에서 95.76dBuV이다.
제안한 분석 방법으로 단상 인버터를 포함한 응용 제품 개발에 적용할 수 있고, 분석된 결과를 바탕으로 노이즈가 국제 표준을 초과하는 경우 원인을 파악하고
적절한 조치를 취하는 데 사용할 수 있다. 실제 현업에서는 제품 개발 단계에서 노이즈 대책을 세울 수 있을 만한 충분한 시간과 비용이 부족한 경우가
대부분이고, 빠른 시간 내에 적절한 노이즈 대책을 세우지 못하면 기업에 미치는 영향도 매우 크다. 본 논문에서 제안한 단상 인버터의 입력단에 전달되는
노이즈 분석 방법은 단상 인버터뿐만 아니라, 각 방법의 기본 원리는 위에서 언급한 것과 같이 다양한 제품에 응용하여 적용이 가능하다.
Acknowledgements
This research was supported by Korea Electric Power Corporation. (Grant number : R21XO01-3)
References
K. M. Muttaqi, M. E. Haque, Apr. 2008, Electromagnetic Interference Generated from
Fast Switching Power Electronic Devices, International Journal of Innovations in Energy
Systems and Power, Vol. 3, No. 1, pp. 19-26
T. Liu, T. T. Y. Wong, Z. J. Shen, March 2020, A Survey on Switching Oscillations
in Power Converters, IEEE Journal of Emerging and Selected Topics in Power Electronics,
Vol. 8, No. 1, pp. 893-908
Clayton R. Paul, 2006, Introduction to electromagnetic compatibility, John Wiley &
Sons, Vol. 184
R. Shirai, S. Toshihisa, Nov. 2019, Study on EMI Failure of Controller Area Network
Caused by a Buck Converter, IEEE Energy Conversion Congress and Exposition (ECCE).
IEEE, pp. 6443-6448
J. Zhang, X. Zhang, GK. Jiang, HM. Liu, Y. Fan, Aug. 2020, Overview of Electromagnetic
Compatibility in Automotive Integrated Circuits, Journal of Physics Conference Series,
Vol. 1607, No. 1, pp. 1-7
K. Mainali, R. Oruganti, Sept. 2010, Conducted EMI Mitigation Techniques for Switch-Mode
Power Converters: A Survey, IEEE Transactions on Power Electronics, Vol. 25, No. 9,
pp. 2344-2356
V. Tarateeraseth, Jan. 2019, Magnetic Integration Techniques of Inductors Used in
a Buck Converter with EMI Filter, Journal of Electrical Engineering & Technology,
Vol. 14, No. 1, pp. 201-208
M. R. Yazdani, H. Farzanehfard, J. Faiz, Sep. 2011, Classification and comparison
of EMI mitigation techniques in switching power converters-A review, Journal of Power
Electronics, Vol. 11, No. 5, pp. 767-777
S. Geetha, K. K. Satheesh Kumar, Chepuri R. K. Rao, M. Vijayan, D. C. Trivedi, Feb.
2009, EMI shielding: Methods and materials—A review, Journal of applied polymer science,
Vol. 112, No. 4, pp. 2073-2086
Z. Yang, H. Li, C. Feng, Y. Jiang, F. Lin, Z. Yang, May. 2018, Survey on electromagnetic
interference analysis for traction converters in railway vehicles, 2018 International
Power Electronics Conference, pp. 2058-2065
Z. Wang, S. Wang, P. Kong, F. C. Lee, July 2012, DM EMI Noise Prediction for Constant
On-Time, Critical Mode Power Factor Correction Converters, IEEE Transactions on Power
Electronics, Vol. 27, No. 7, pp. 3150-3157
Xuejun Pei, Kai Zhang, Yong Kang, Jian Chen, Sep. 2004, Analytical estimation of common
mode conducted EMI in PWM inverter, 26th Annual International Telecommunications Energy
Conference, pp. 569-574
Hyun-Woo Seo, Rae-Young Kim, Nov. 2022, Development of EMI conducted emission analysis
simulation model with Partial Element Equivalent Circuit extraction technique reflecting
the characteristics of 3D structure, Proceedings of the KIEE Conference, pp. 63-65
M. Diab, M. El-Habrouk, T. H. Abdelhamid, S. Deghedie, Nov. 2018, Survey of Active
Power Filters Configurations, 2018 IEEE International Conference on System, Computation,
pp. 1-14
Choi Kweonhee, Lee Jaeyong, Kim Dongkyun, Nov. 2022, Effect analysis on EMI noise
filter of SMPS based on Spice simulation model, Proceedings of the KIEE Conference,
pp. 31-33
저자소개
He received the B.S. degree from Hallym University, Chuncheon, Korea, in 2005. and
M.S. degree at the department of biomedical engineering at Hanyang University, Seoul,
Korea, in 2007.
Currently he is pursuing Ph.D. degree at the department of electrical engineering
at Chungnam National University, Daejeon, Korea.
He received the B.S. degree from Seoul National University, Seoul, Korea, in 1988;
the M.S. degree from the Pohang Institute of Science and Technology, Pohang, Korea,
in 1990; and the Ph.D. degree from Texas A&M University, College Station, TX, USA,
in 2004, all in electrical engineering.
From 1990 to 2001, he was at LG Industrial Systems, Anyang, Korea, where he was engaged
in the development of power electronics and adjustable speed drives.
Since 2005, he has been with the Department of Electrical Engineering, Chungnam National
University, Daejeon, Korea.